一、填空题。
1．二进制数1111.11的十进制形式为___15.75
2．十进制数789的8421bcd码为。
3．十六进制数edcba的八进制形式为_3556272
4．二进制数0110110的gray码为。
5．基本rs触发器在正常工作时，不允许输入r=s=1的信号，因此它的约束条件是。
6．在jk触发器中，jk时，触发器被置1状态。
7．当i≠j 时，同一逻辑函数的两个最大项mi+mj
8．并行四位二进制加法器属于电路。
9．等效状态具有性。
10．f=a⊕b的或与式为。
11．设rom容量为256×8位，则它应设置地址线和输出线的根数分别为条。
12．按读写性分类，半导体存储器分为___rom、ram两类。
二、单选题。
（c ）1．用n个触发器构成计数器，可得到的最大计数模是c_。
a. n b. 2n c. 2n d. 2n-1
d ）2．在下列逻辑部件中，不属于组合逻辑部件的是_d。
a．译码器 b．编码器 c．全加器 d．寄存器。
b ）3．一位十进制计数器至少需要_b__个触发器。
a．3 b．4 c．5 d．10
b ）4．表示任意两位十进制数，至少需要_b__位二进制数。
a.6 b.7 c.8 d.9
c ）5．余3码***对应的2421码为_c__。
a.01010101 b.10000101 c.10001011 d.11101011
d ）6．对于t触发器，若原态q=0，欲使次态qn+1=1，应使输入t=_d__。
a.0 b.1 d.任意值。
c ）7.组合逻辑电路中的险象是由于_c__引起的。
a. 门电路的逻辑关系 b. 随机信号。
c. 电路干扰 d. 门电路的延时。
c ）电路由地址译码器和存储体构成，若译码器有10个地址输入线，则最多可有_c__个字。
a.10 b.102 c.210 d.104
a ）9．电平异步时序逻辑电路不允许两个或两个以上输入信号_a__。
a. 同时改变 b.同时为1
c. 同时为0 d.同时出现。
（c ）10.用pla进行逻辑设计时，应将逻辑函数表达式变换成c___
a.异或表达式 b.与非表达式。
c.最简“与或”表达式 d.标准“或与”表达式。
数字逻辑作业
习题一。1.6 将下列二进制数据转换成十进制数 八进制数和十六进制数。1.7 将下列十进制数转换成二进制数 八进制数和十六进制数 二进制数精确到小数点后4位 1.10 已知 n 补 1.0110，求 n 原，n 反和n。习题二。2.2 用逻辑代数的公理 定理和规则证明下列表达式 2.4 利用反演规则...
《数字逻辑》作业
一 单项选择题。1 八进制数的十六进制数是 c a.b.c.d.2 用0，1两个符号对100个信息进行编码，则至少需要 b a.8位 b.7位 c.9位 d.6位。3 逻辑函数 d a.b.c.d.4 逻辑函数的最小项标准式为 c ab.c.d.5 已知逻辑函数，则的最简反函数为 a ab.cd.6...
数字逻辑大作业
数字逻辑研讨。滕航。李杨。蔡盛。周和平。1.设计目的 设计一个4位原码 补码转换电路。2.任务分工 1.设计原理滕航。线路设计及模拟调试李杨。3.ppt蔡盛。4.报告周和平。3.原理。4位二进制原码 一位符号位 三位数值。正数 0xxx 补码 反码 原码，不变 负数 1xxx 补码 反码 1 首先，...