习题一。
1.6 将下列二进制数据转换成十进制数、八进制数和十六进制数。
1.7 将下列十进制数转换成二进制数、八进制数和十六进制数（二进制数精确到小数点后4位）
1.10 已知【n】补 =1.0110，求【n】原，【n】反和n。
习题二。2.2 用逻辑代数的公理、定理和规则证明下列表达式：
2.4 利用反演规则和对偶规则求下列函数的反函数和对偶函数：
2.6 用代数化简法求下列逻辑函数的最简式与-或表达式：
2.7 将下列逻辑函数表示成“最小项之和”和“最大项之积”的简写形式：
2.8 用卡诺图化简法求下列逻辑函数的最简或-与表达式：
习题三。3.13 在图3.68（a）所示的d触发器电路中，若输入端d的波形如图3.68（b）所示，试画出输出端q的波形（设触发器初态为0）。a）b)
3.14 已知输入信号a和b的波形如图3.69（a）所示，试画出图3.69（b）、（c）中两个触发器q端的输出波形，设触发器初态为0。
习题四。4.2 分析图3所示组合逻辑电路：（1) 指出在哪些输入取值下，输出f的值为1；（2） 改用异或门实现该电路的逻辑功能。
4.4 设计一个组合逻辑电路，该电路输入端接收俩个2位二进制数a=a2a1,b=b2b1。当a>b时，输出z=1，否则z=0。
4.8 设计一个“四舍五入”电路。该电路输入为1位十进制数的8421码，当其值大于或等于5时，输出f的值为1，否则f的值为0。
4.12 下列函数描述的电路是否可能发生竞争？竞争结果是否会产生显像？若产生显象，试用增加亢余项的方法消除。
习题五。5.4 分析图5.55所示逻辑电路。假定电路初始状态为“00”，说明该电路逻辑功能。
5.6 分析图 5.57所示逻辑电路，说明该电路功能。
5.7 作出“0101”序列检测器的mealy型状态图和moore型状态图。典型输入/输出序列如下。
输入x 1 1 0 1 0 1 0 1 0 0 1 1
输出z 0 0 0 0 0 1 0 1 0 0 0 0
5.9 化简表5.42所示原始状态表。
5.11 按照相邻法编码原则对表5.44 进行状态编码。
表5.44 状态表。
习题六。6.1 分析图6.36 所示脉冲异步时序逻辑电路。
1）作出状态表和分析图；
2）说明电路逻辑功能。
6.10 某电平异步时序逻辑电路的流程表如图所示。作出输入x2 x1变化序列为00→01→11→10→11→01→00时的总态（x2x1，y2y1）响应序列。
表6.34 流程图。
6.13 图6.43为某电平异步时序逻辑电路的结构框图。图中，图6.43 结构图。
习题七。7.4 用一片3-8线译码器和必要的逻辑门实现下列逻辑函数表达式：
p198 例7.9 用4路mux实现4变量逻辑函数的功能，函数表达式为。
f（a,b,c,d)=∑m(0,2,3,7,8,9,10,13)
7.9 用4位同步可逆计数器74193和必要的逻辑门实现模12加法计数器。
7.10 用74194 双向移步寄存器和必要的逻辑门设计一个***序列信号发射器。
习题八。8.5 用eprom设计一个3位二进制平方器，之处实现该平方器需要的rom容量。
8.7 用可编程序逻辑阵列（pla)实现4位二进制吗到gray码的转换。
《数字逻辑》作业
一 单项选择题。1 八进制数的十六进制数是 c a.b.c.d.2 用0，1两个符号对100个信息进行编码，则至少需要 b a.8位 b.7位 c.9位 d.6位。3 逻辑函数 d a.b.c.d.4 逻辑函数的最小项标准式为 c ab.c.d.5 已知逻辑函数，则的最简反函数为 a ab.cd.6...
数字逻辑作业
一 填空题。1 二进制数1111.11的十进制形式为 15.75 2 十进制数789的8421bcd码为。3 十六进制数edcba的八进制形式为 3556272 4 二进制数0110110的gray码为。5 基本rs触发器在正常工作时，不允许输入r s 1的信号，因此它的约束条件是。6 在jk触发器...
数字逻辑大作业
数字逻辑研讨。滕航。李杨。蔡盛。周和平。1.设计目的 设计一个4位原码 补码转换电路。2.任务分工 1.设计原理滕航。线路设计及模拟调试李杨。3.ppt蔡盛。4.报告周和平。3.原理。4位二进制原码 一位符号位 三位数值。正数 0xxx 补码 反码 原码，不变 负数 1xxx 补码 反码 1 首先，...