数字电子技术课程设计。
题目：数字时钟。
学院：机电学院。
专业：电子大类。
年级：2010级。
班级：102班。
姓名：谢厚瑶。
学号：2010210172
指导教师：邱森友。
2024年5月30日。
数字时钟电路设计。
课程设计任务书。
学生姓名： 谢厚瑶专业班级：电信102班
指导教师： 邱森友下达日期： 5月29日。
一、课程设计应达到的目的：
1. 熟悉巩固所学的数字电路理论知识和技术；
2. 学习掌握工程初步设计的基本技能；
3 培养学生查阅技术资料的能力，培养学生综合运用所学理论知识和实践知识独立完成课题的工作能力。
二要求完成的主要任务：
用中、小规模集成电路设计一台能显示时、分秒的数字电子钟，要求如下：
1. 由555定时器电路产生1hz标准秒信号。
2. 秒、分为00-59六十进制计数器。
3. 时为00-23二十**制计数器。
三基本要求：
1. 能够实现数字钟的基本计时功能；
2. 至少设计一种数字钟的扩展功能；
3. 要求依据数字钟原理设计、制定实验方案，并撰写课程设计**要求符合模板的相关要求，字数要求以上。
指导教师签名年月日。
设计方案的选择与论证。
数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
图1所示为数字钟的一般构成框图。
图1.系统框图。
由图1可知，电路的工作原理是：数字钟电路由主体电路和扩展电路两大部分组成。
振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“24翻1”的规律计数。计数器的输出经译码器送显示器。
计时出现误差时电路进行校时、校分、校秒。
2.方案设计与论证。
2.1时间脉冲产生电路。
图2.1 555定时器构成的振荡器。
接通电源vcc后，vcc经电阻r1和r2对电容c冲电，其电压uc按由0按指数规律上升。随着冲电达到饱和，电容c开始放电uc随之下降。由于电容c上的电压uc将在2/3vcc和1/3vcc之间来回冲电和放电，从而使电路产生了振荡，输出矩形脉冲。
一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与rc组成的多谐振荡器。如图2.
1所示。设振荡频率f=1khz，r2为可调电阻，微调r2可以调出1khz输出。
2.2 分频器电路。
选用三片74ls90进行级联，因为每片为1/10分频器，三片级联好。
获得1hz标准秒脉冲。其电路图如下：
图2.2 计数器级联的分频电路。
2.3 计数器电路。
2.3.1 六十进制计数器。
一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74hc390，其内部逻辑框图如图6所示。该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。
秒个位计数单元为10进制计数器，无需进制转换，只需将ｑａ与ｃｐｂ下降沿有效）相连即可。ｃｐ下降没效）与1hz秒输入信号相连，ｑ３可作为向上的进位信号与十位计数单元的ｃｐａ相连。
秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为６进制计数器的电路连接方法如图7所示，其中ｑ２可作为向上的进位信号与分个位的计数单元的ｃｐａ相连。
图2.3.1 60进制计数器。
2.3.2 24进制计数器。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。
图2.3.2 24进制计数器。
2.4 译码驱动及显示电路。
译码电路的功能是将“秒”、“分”、“时”计数器的输出**进行翻译，变成相应的数字。用于驱动led七段数码管的译码器常用的有74ls48。74ls48是bcd-7段译码器/驱动器，其输出是oc门输出且低电平有效，专用于驱动led七段共阳极显示数码管。
如图9所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。
图2.4 译码与显示电路。
3. 总电路图。
图3 总电路。
4.心得与体会。
在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。这学期数电实验课的考试就是做的数字钟，所以在计数模块上面有以前的经验，设计技术模块很快就得出了正确的结果，虽然跟实验室用得芯片不一样，但原理不一样，我也得出结论，不同的电路可以实现同样的功能，我们应该设计最简单，最经济，最实用的电路。当然这个不一定所有条件都符合，找到一个最大限度满足各种条件的方案是我们设计的目标。
每次课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还有自己的想象的能力，另外还让我们学习查找资料的方法，以及自己处理分析电路，设计电路的能力。我相信是对我的一个很好的提高。平时在学习理论知识的时候，我们应该更注重实践，应付考试有考试的方法。
这次的课程设计让我懂得了它们在实际中的用途，还有我们身边的很多数字钟电路，这些都是我们自己可以实现的，以前那些神秘的东西在不断的学习过程中变得不再那么神秘，我相信，以后还有更多的谜底被揭开。通过这次课程设计，我还更加深了理论知识的学习。这次的设计电路我用到了计数器、译码器等，通过自己分析和设计更好地运用了它们，而且还学会了它们更多的功能，发现它们的功能远比书上说的多很多，可以利用不同的接法设计出各种各样不同的电路出来。
模电课程设计学到得方法在这里可以继续使用，比如multisim等学习软件，给设计提供了很大的便利。课程设计机会不多，这学期很好，有足够的时间，上学期因为模电课程设计临近期末才给出来，做得很匆忙，觉得不是敷衍老师，而是敷衍自己。虽然自己很努力的做了，但觉得做得不够好，难免有点遗憾。
这学期本来课不多，课程设计又给得比较早，自己认真做了，觉得还是小有收获。
碰到的问题越让人绝望，解决问题之后的喜悦程度就越高。作为工科类的学生，以后工作了难免要碰到许许多多的问题，不要绝望，坚持，直到看到胜利的曙光。
5参考文献。
1 《数字电子技术基础》康华光主编高等教育出版社 。
2 《电子线路设计·实验·测试》第三版，谢自美主编，华中科技大学出版社。
3 《电子线路综合设计实验教程》 刘鸣主编。
盲人报时钟数电课程设计
数字电子技术课程设计。盲人报时钟。目录。任务书 1 0.1设计课题 1 0.2设计目的 1 0.3设计内容及要求 1 0.4 格式要求 1 引言 3 m ultisim概述 3 eda的发展前景 3 盲人报时钟前景 3 第1章原理框图 1 第2章计数器 3 2.1由74ls160构成秒 分的六十进制...
数电课程设计之数字时钟
设计任务3设计课题 数字时钟设计。设计步骤与要求。分析及设计过程3 数字钟的功能要求。数字钟电路系统的组成框图。主体电路的设计。振荡器 一 设计任务3 1.设计课题 数字时钟设计。2.设计步骤与要求。二 分析及设计过程3 1.数字钟的功能要求。2.数字钟电路系统的组成框图。3.主体电路的设计。1 振...
数电课程设计之数字时钟
目录。一 设计任务3 1.设计课题 数字时钟设计。2.设计步骤与要求。二 分析及设计过程3 1.数字钟的功能要求。2.数字钟电路系统的组成框图。3.主体电路的设计。1 振荡器4 2 分频器4 3 时分秒计数器5 4 译码显示电路6 5 校时电路6 6 主体电路的装调7 三 总体电路图8 四 元器件清...