数电课程设计

实。验。报。

告。姓名：张娇。

班级：自动化001

学号：10010358

实验一原理图方式设计二进制全加器。

一、实验原理。

由数字电路知识可知，一位全加器可由两个一位半加器与一个或门构成，其原理图如下图1所示。该设计利用层次结构描述法，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路；最后将全加器电路编译**到实验箱。

全加器的设计实现过程；：⑴全加器可以由两个半加器和一个或门构成。全加器有三个输入值，两个输出值：其中a、b为要相加的数，cin为进位输入，s为和，co为借位输出。

2）一位全加器的逻辑表达式为： s＝a⊕b⊕cin

co＝ab＋bcin＋acin

二、实验步骤。

1、建立工作库文件夹。

打开quartusii，选菜单file→new，在弹出的new对话框中选择device design files页的原理**件编辑输入项block diagram/schematic file,单击ok按钮后打开原理图编辑窗口。

2、输入设计项目和存盘。

在双击原理图的任一空白处，或单击鼠标右键，会弹出一个元件对话框。找到基本元件的路径，选择需要的元件，单击“打开”按钮，该元件就会显示在窗口中，按照此方法把所要的所有元件全部调入原理图编辑窗口中并连接好，连接好的电路如下图所示：

图1连接好电路以后分别在input和ouput的pin name上双击，用键盘输入各引脚名(a、b、co、so)。

选择菜单file→s**e as按刚才为自己工程建立好的目录f:\addera,将已设计好的原理**件取名为b_并存盘在此文件夹内。

3、将设计项目设计成可调用的元件。

选择菜单file→create/update symbol files for current file项，即可将当前文件b_变成一个元件符号存盘，以待在高层设计中调用。

4、设计全加器顶层文件。

为了建立全加器的顶层文件，必须打开一个原理图编辑窗口，方法如步骤1.

在弹出的图中project下调出b_adder文件，同时按照图链接好全加器。以q_adder命名将此全加器设计存在同一路经f:\addera文件夹中。图是已链接好的全加器电路。

5、创建工程。

1）选择file下拉菜单中的new project wizard,新建一个工程。

2）点击图中的next进入工作目录。

3）在what is the working directory for this project栏目中设定新项目所使用的路经并输入新项目的名字：q_adder，点击next按钮。

4）设计中需要包含的其它设计文件，在此对话框中不做任何修改，直接点击next。

6、对设计文件进行编译。

在processing菜单下，点击start compilation命令，开始编译我们的项目编辑结束后，点击“确定”按钮。

7、 **。

1）创建一个波形文件，在file下拉菜单中选择new,选取对话框的other file标签下的vector w**eform file,点击ok，打开一个空的波形编辑器窗口。

2）加入输入、输出端口，在波形编辑器窗口的左边端口名列表区双击，在弹出的菜单中选择node finder按钮。

3）出现node finder界面后，在filer列表中选择pins:all,点击list,在node finder窗口出现所有的信号名称，点击中间的：“》按钮则selected nodes窗口下方出现被选择的端口名称，点击ok。

4）制定输入端口的逻辑电平变化，最后保存该**波形文件，文件名与工程名相同。

5）点击 edit→end time，在弹出的窗口中的“time”窗口中将默认值1.0改为100.0单位为“us”,点击ok”,完成设置。

6）点击右上角的蓝色箭头开始波形**。**结果如下图所示：

三、实验结果（**结果）与理论值的比较。

本次**实验的结果由quartusii软件进行**得到。**的结果如上图所示。因为测得的结果没考虑延迟，即对于每一个确定的时间点，其输入输出的关系符合题意。

对于该程序而言，cout代表着运算结果的高位，s代表着运算结果的低位，当得到的结果超过低位的最大值时，则向高位进1。对于该图有此现象，也代表的结果正确性，也完全符合理论值的要求。