数电课程设计

目录。题目11. 设计目的3

2. 设计方案3

3. 设计原理及其框图3

3.1数字钟的构成3-5

3.2数字钟的工作原理5-6

3.3时间计数单元6-7

3.4译码驱动及显示单元7

3.5校时电源电路7

3.6整点报时电路7-8

4. 元器件8

4.1实验中所需的器材8

4.2芯片内部结构图及引脚图9-10

4.3面包板内部结构图11

5.功能块电路图11-9

6.总结11

一、设计目的。

1. 熟悉集成电路的引脚安排。

2. 掌握各芯片的逻辑功能及使用方法。

3. 了解面包板结构及其接线方法。

4. 了解数字钟的组成及工作原理。

5. 熟悉数字钟的设计与制作。

二、设计方案。

1．设计指标。

时间以24小时为一个周期；

显示时、分、秒；

有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；

为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

2．设计要求。

画出电路原理图（或**电路图）；

元器件及参数选择；

电路**与调试；

3．编写设计报告。

写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、设计原理及其框图。

1．数字钟的构成。

数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。

数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

图3-1所示为数字钟的一般构成框图。

晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

分频器电路。

分频器电路将32768ｈz的高频方波信号经32768（）次分频后得到1hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。

时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。

译码驱动电路

译码驱动电路将计数器输出的8421bcd码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

数码管数码管通常有发光二极管（led）数码管和液晶（lcd）数码管，本设计提供的为led数码管。

2．数字钟的工作原理。

）晶体振荡器电路。

晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。

图3-2所示电路通过ｃｍｏ非门构成的输出为方波的数字式晶体振荡电路，这个电路中，ｃｍ非门ｕ１与晶体、电容和电阻构成晶体振荡器电路，ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容ｃ１、与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。

由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

晶体xtal的频率选为32768hz。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。

从有关手册中，可查得c1、c2均为30pf。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。

由于cmos电路的输入阻抗极高，因此反馈电阻r1可选为10mω。较高的反馈电阻有利于提高振荡频率的稳定性，非门电路可选74hc00。

图3-2 coms晶体振荡器。

）分频器电路。

通常，数字钟的晶体振荡器输出频率较高，为了得到１ｈz的秒信号输入，需要对振荡器的输出信号进行分频。

通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。例如，将３２７z的振荡信号分频为１ｈz的分频倍数为即实现该分频功能的计数器相当于１５极２进制计数器。常用的２进制计数器有７４ｈ等。

本实验中采用cd4060来构成分频电路。cd4060在数字集成电路中可实现的分频次数最高，而且cd4060还包含振荡电路所需的非门，使用更为方便。

ｄ４０计数为１４级２进制计数器，可以将３２７z的信号分频为２ｈz，其内部框图如图3-3所示，从图中可以看出，ｃｄ的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。

图3-3 cd4046内部框图。

）时间计数单元。

时间计数单元有时计数、分计数和秒计数等几个部分。

时计数单元一般为１２进制计数器计数器，其输出为两位８４２码形式；分计数和秒计数单元为６０进制计数器，其输出也为８４２码。

一般采用10进制计数器74hc390来实现时间计数单元的计数功能。为减少器件使用数量，可选７４ｈ其内部逻辑框图如图２.所示。

该器件为双２—５异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。

图3-4 74hc390(1/2)内部逻辑框图。

秒个位计数单元为１０进制计数器，无需进制转换，只需将ｑａ与ｃｐｂ下降沿有效）相连即可。ｃｐ下降没效）与１ｈz秒输入信号相连，ｑ３可作为向上的进位信号与十位计数单元的ｃｐａ相连。

秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图3-5所示，其中ｑ２可作为向上的进位信号与分个位的计数单元的ｃｐａ相连。

图3-5 10进制——6进制计数器转换电路。

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的ｑ３作为向上的进位信号应与分十位计数单元的ｃｐａ相连，分十位计数单元的ｑ２作为向上的进位信号应与时个位计数单元的ｃｐａ相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为１２进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行１２进制转换。利用１片７４ｈ实现１２进制计数功能的电路如图3-6所示。

另外，图3-6所示电路中，尚余－２进制计数单元，正好可作为分频器２ｈz输出信号转化为１ｈz信号之用。

图3-6 12进制计数器电路。

4）译码驱动及显示单元。

计数器实现了对时间的累计以8421bcd码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用cd4511作为显示译码电路，选用led数码管作为显示单元电路。

5）校时电源电路。

当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。

根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图3-7所示即为带有基本rs触发器的校时电路。

图3-7 带有消抖动电路的校正电路。

6）整点报时电路。

一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。

根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。报时电路选74hc30，选蜂鸣器为电声器件。

4、元器件。

1．实验中所需的器材，5v电源，面包板1块，示波器，万用表，镊子1把，剪刀1把，共阴八段数码管6个，cd4511集成块6块，cd4060集成块1块，74hc390集成块3块，74hc51集成块1块，74hc00集成块5块，74hc30集成块1块，10mω电阻5个，500ω电阻14个，30p电容2个， 32.768k时钟晶体1个，蜂鸣器。

图4-1 7400 四2输入与非门图4-2 cd4511bcd七段译码/驱动器。

图4-3 cd4060bd图4-4 74hc390d

图4-5 74hc51d图4-6 74hc30

3．面包板内部结构图。

面包板右边一列上五组竖的相通，下五组竖的相通，面包板的左边上下分四组，每组中x、y列（0-15相通，16-40相通，41-55相通，abcde相通，fghij相通，e和f之间不相通。

五。图5-1 4511驱动电路。

2．利用一个led数码管，一块cd4511，一块74hc390，一块74hc00连接成一个十进制计数器，电路在晶振的作用下数码管从0—9显示，见附图5-2。

图5-2 74390十进制计数器。

3．利用一个led数码管，一块cd4511，一块74hc390，一块74hc00和一个晶振连接成一个六进制计数器，数码管从0—6显示，见附图5-3。

图5-3 74390六进制计数器。

4．利用一个六进制电路和一个十进制连接成一个六十进制电路，电路可从0—59显示，见附图5-4。

图5-4 六十进制电路。

5．利用两个六十进制的电路合成一个双六十进制电路，两个六十进制之间有进位，见附图5-5。

图5-5 双六十进制电路。

6．利用cd4060、电阻及晶振连接成一个分频——晶振电路，见附图5-6。

图5-6 分频—晶振电路。

7．利用74hc51d和74hc00及电阻连接成一个校时电路，见附图5-7。

图5-7 校时电路。

8．利用74hc30和蜂鸣器连接成整点报时电路。见附图5-8。

图5-8 整点报时电路。

9．利用两个六十进制和一个十二进制连接成一个时、分、秒都会进位的电路总图，见附图5-9。

图5-9六。、总结。

我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解。

数电课程设计

数电课程设计

数电课程设计

数电课程设计

其他用户还读了