吉林建筑大学。
电气与计算机学院。
数字电子技术课程设计报告。
设计题目： 多功能数字钟的电路设计。
专业班级： 建筑电气与智能化141
学生姓名： 王帅。
学号： 201412567
指导教师： 王锐魏大慧。
设计时间： 2016.06.20－2016.07.01
数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。由于数字集成电路的发展和石英晶体振荡器的使用，使得数字钟的精度、稳定度远远超过了机械钟表。钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
基本功能：1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2.具有校时功能，可分别对“时”、“分”进行单独校时。
3.能用硬件成功实现以上各功能。
扩展功能：1.具有整点自动报时功能，整点前的6s自动发出鸣叫声，步长1s，每1s鸣叫一次，前五响是低音，最后一响为高音。
2.日历显示功能。将时间的显示扩展为“年”、“月”、“日”。
1.掌握数字钟的设计、组装与调试方法。
2.熟悉集成电路的使用方法。
本节为简单介绍系统设计思路与总体方案的可行性论证，各功能块的划分与组成，全面介绍总体工作过程或工作原理。（含系统框图）】
数字钟的构成：
数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
图1 数字钟电路系统的组成方框图。
主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用ttl集成电路或都采用cmos集成电路。整个系统所用的器件种类应尽可能少。
下面介绍各功能部件与单元电路的设计。
本节为详细介绍各单元电路的选择、设计及工作原理分析、**，并介绍有关参数的计算及元器件参数的选择等。】
振荡器（英文：oscillator）是用来产生重复电子讯号（通常是正弦波或方波）的电子元件，即一种能量转换装置——将直流电能转换为具有一定频率的交流电能。其构成的电路叫振荡电路。
能将直流电转换为具有一定频率交流电信号输出的电子电路或装置。种类很多，按振荡激励方式可分为自激振荡器、他激振荡器；按电路结构可分为阻容振荡器、电感电容振荡器、晶体振荡器、音叉振荡器等；按输出波形可分为正弦波、方波、锯齿波等振荡器。广泛用于电子工业、医疗、科学研究等方面。
振荡器是数字钟的核心。石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后稳定，这种压电谐的频率即为晶体振荡器的固有频率。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。
图2 晶体振荡器电路。
这里设振荡频率，电路参数如图3所示：
图3 555振荡器电路。
综合分析，选择555与rc组成的振荡电路，原因如下：
1.如用32768晶振分频作秒脉冲，**时间会很慢，可能数小时才出一秒脉冲，这样**的话什么效果都没有，所以multisim的时钟**基本都用555组成1hz或直接用1hz方波来作秒脉冲，没有用32768+4060的。
2. 较简单，易调节，成本较低。用555组成的脉冲产生电路：
r1=47kω，r2=47kω，c=10μf，则555所产生的脉冲的为：f=1/[(r1+2*r2)cln2=1hz,而设计要求为1hz,在精度要求不是很高的时候可以使用；石英晶体振荡电路：采用的32768晶体振荡电路，其频率为32768hz,然后再经过15分频电路可得到标准的1hz的脉冲输出。
r的阻值，对于ttl门电路通常在0.7～2kω之间；对于cmos门则常在10～100mω之间。
这时就需要用分频器对振荡器的固有频率进行分频。选用中规模计数器74ls390就可以完成上述功能。
用ne555芯片以及外围电路搭建成一个多谐振荡器，通过设计外围电路的参数输出方波频率为1hz，故称为秒方波发生器。由于脉冲的占空比对系统的影响不大，故把占空比设计为1/3。输出方波用作计数器及d触发器的clk信号。
ne555定时器引脚图如图9所示，脉冲频率公式：
f=1／（r1+2r2）c㏑2
选择r1=47k，r2=47k，rv1=2k，c=10μf，形成电路图如图10所示：
图4 ne555的引脚图。
图5 秒脉冲发生器。
分和秒计数器都是模数m=60的计数器，其计数规律为00—01—…—58—59—00…选74ls390作为十位计数器，74ls90作为个位计数器，再将他们级联组成模数m=60的计数器。
图6 分秒计数器逻辑电路图。
时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯常用的计时规律。74ls390是4位十进制计数器，下图采取置零法，qd qc qb qa=4 2 1 0通过两片74ls390串行连接，右边的引脚2为进位端，当右边计数到9在来一个脉冲时向左进位，左边芯片的与非门接在qb，即，qd qc qb qa=0 0 1 0也就是十进制2，右边芯片与非门连在qc，也就是十进制4，即qd qc qb qa=0 1 0 0，当左边脉冲进位为2，右边为4，也就是计数为24时与非门输出为0，送给清零端，达到置零的目的。因为输出时间非常短，所以24基本不会显示，到23时就变为00.
图7 时计数器逻辑电路图。
当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
校准电路由基本rs触发器和“与”门组成，基本rs触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关k时，“与非”门g2的一个输入端接地，基本rs触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关k时，“与非”门g1的一个输入端接地，于是基本rs触发器转为“0”状态。
秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。电路图如图7所示：
图8 校时电路电路图。
报整点时数电路的功能是：每当数字钟计时到整点时发出声音，。与门1取出59分信号，计数到59分时输出高电平，与门取出51~59秒信号，奇数秒时输出高电平，偶数秒时输出低电平，与非门3在59分50奇数秒时输出低电平，送至74153数据选择器的a1，1khz信号送至数选器的d1，经两个d触发器分频后得到250hz的信号送至数选器的d0，与门4到59秒时输出高电平送至数选器的a0，在指定的时间可以使发光二极管亮，从而得到闪烁。
电路图如下：
图9 整点报时电路图。
本次设计原本是要求设计日期显示功能，能够进行年月日的显示，理论上按照前面时分秒电路的设计思想，是可以实现的，但考虑到这样电路的复杂程度就会大大增加，同时**出路即可。
周为七进制数，按人们一般的概念一周的显示日期“日，1，2，3，4，5，6”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行。按状态表设计出“日”计数器的电路（日用数字8代替）。
图10 星期显示电路图。
测试方法：1.用示波器检测脉冲信号发生器部分，看其输出的秒脉冲信号的波形、频率和周期等是否符合要求，必须确保秒脉冲信号的频率准确（f＝1hz），这关系整个数字钟的准确性。
2.分别将时、分、秒计数器的脉冲信号输入端调至较时脉冲，检查各计数器是否按所要求的进制形式进行，显示是否正常。同时看较时电路是否达到较时的目的。
3.时、分、秒计数器接回计时脉冲，看总体工作是否正常。
测试数据：显示“星期四，21时，13分，10秒”
图11 测试结果电路图。
1.面包板和芯片的测试
测试面包板各触点是否接通；有时电路不通的原因是因芯片引脚接触不良而造成的，因此，确认芯片是否接触良好是非常重要的。
数电课程设计之数字时钟
设计任务3设计课题 数字时钟设计。设计步骤与要求。分析及设计过程3 数字钟的功能要求。数字钟电路系统的组成框图。主体电路的设计。振荡器 一 设计任务3 1.设计课题 数字时钟设计。2.设计步骤与要求。二 分析及设计过程3 1.数字钟的功能要求。2.数字钟电路系统的组成框图。3.主体电路的设计。1 振...
数电课程设计之数字时钟
目录。一 设计任务3 1.设计课题 数字时钟设计。2.设计步骤与要求。二 分析及设计过程3 1.数字钟的功能要求。2.数字钟电路系统的组成框图。3.主体电路的设计。1 振荡器4 2 分频器4 3 时分秒计数器5 4 译码显示电路6 5 校时电路6 6 主体电路的装调7 三 总体电路图8 四 元器件清...
数电时钟课程设计
数字电子技术课程设计。题目 数字时钟。学院 机电学院。专业 电子大类。年级 2010级。班级 102班。姓名 谢厚瑶。学号 2010210172 指导教师 邱森友。2012年5月30日。数字时钟电路设计。课程设计任务书。学生姓名 谢厚瑶专业班级 电信102班 指导教师 邱森友下达日期 5月29日。一...