数字电子技术课程设计。
题目名称。班级。
姓名。学号。
指导老师。引言。
数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。
一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。
振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。
分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。
计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制，24进制计数器，并输出一分，一小时，一天的进位信号。
译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。
目录。1 设计目的4
2 设计任务4
2.1设计指标4
2.2设计要求4
3数字电子钟的组成和工作原理4
3.1数字钟的构成5
3.2原理分析5
3.3数字点钟的基本逻辑功能框图5
4．数字钟的电路设计6
4.1 电源电路的设计7
4.2 秒信号发生器的设计8
4.3时间计数电路的设计9
4.4显示电路11
4.5正点报时电路的设计10
4.6校时电路的设计11
5电路的**与调试过程12
6收获、体会和建议13
1设计目的。
1 时间以24小时为周期；
2 能够显示时，分，秒；
3 有校时功能，可以分别对时以及分进行单独校时，使其校正到标准时间；
4 计时过程具有报时功能，当时间到达达整点前5秒进行蜂鸣报时；
5 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2设计要求。
1 画出设计的电路原理图；
2 选择好冤器件及给出参数，在原理图中反映出来；
3 并用**软件进行模拟电路工作情况；
4 编写课程设计报告。
5 独自查找资料，讨论，确定设计方案；
3数字电子钟的组成和工作原理。
3．1数字钟的构成。
数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路。
3．2原理分析。
数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。
3．3数字点钟的基本逻辑功能框图。
数字钟的基本逻辑框图。
4数字钟的电路设计。
下面将介绍设计电路具体方案。其中包括电源电路的设计、秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、正点报时电路的设计、校时电路的设计几个部分。
4．1 电源电路的设计。
用一个变压器把220v的家用交流电压变为9v的小电压。利用二极管单向导通的原理，用四个二极管构成一个桥堆，对交流电进行半波整形，再经过一个电容对其整形，变成供这个近似直流的电压，但由于还有许多文波，再用一个w7805稳压管变成5v的稳定直流电压，供这个电路的使用。 如图。
电源电路。4．2 秒信号发生器的设计。
1． 采用频率fs＝32768hz的石英晶体。
d1、d2是反相器，d1用于振荡，d2用于缓冲整形。rf为反馈电阻（10~100mω），反馈电阻的作用是为cmos反相器提供偏置，使其工作在放大状态。c1是频率微调电容，改变c1可对振荡器频率作微量调整，c1一般取5~35pf。
c2是温度特性校正用的电容，一般取20~405pf，电容c1、c2与晶体共同构成ⅱ型网络，完成对振荡器频率的控制，并提供必要的1800相移。最后输出fs=32768hz
石英晶体振荡电路。
2． 多级分频电路。
将32 768hz脉冲信号输入到cd4060组成的脉冲振荡的14位二进制计数器，所以从最后一级q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2hz 如图2。再经过二次分频，得到1hz的标准信号脉冲，即秒脉冲如图3。
晶体振荡电路。
图1 cd4060内部结构。
图2 脉冲分频电路。
图3 秒信号原理图。
4．3时间计数电路的设计。
秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至数码管，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十**制。采用10进制计数器74ls90来实现时间计数单元的计数功能，其为双2-5-10异步计数器，并且每一计数器均有异步清零端（高电平有效）。
4．3．1“分”、“秒”六十进制计数器。
选用两块74sl290采用异步清零的方法完成60进制。以“秒”计数为例：计秒时，将秒个位计数单元的qa与ｃｐb（下降沿有效）相连，将74sl290连接成10进制计数器，ｃｐa（下降沿有效）与１ｈz秒输入信号相连，qd可作为向上的进位信号与十位计数单元的ｃｐa相连。
秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６（0110）进制计数器，当十位计数器计到qd qc qb qa为0110时，同时对秒的个位和十位进行清0，另外qc可作为向上的进位信号与分个位的计数单元的ｃｐa相连。其具体连接图如图9ｃｐa相连。
其具体连接图如图9
六十进制计数器。
4．3．2二十**制计数器。
同样可以选用两块74sl290采用异步清零的方法完成24进制计数如图。
二十**制计数器。
4．5正点报时电路的设计。
要求当时间到达整点前5秒开始，蜂鸣器1秒响1秒停地响5次。即当时间达到xx时59分50秒时蜂鸣器开始响第一次，并持续一秒钟，然后停鸣一秒，这样响五次。在59分50秒到59分59秒之间，只有秒的个位计数，分的十位qd qc qb qa输出0101,个位qd qc qb qa 输出1001，秒的十位qd qc qb qa 输出0101均不变，而秒的个位qa计数过程中输出在0和1之间转。
所以可以利用与非门的相与功能，把分十位的qc 、qa ,分个位的qd、qa，秒十位的qc、qa 和秒个位的qc相“与非”作为控制信号控制与非门的开断，从而控制蜂鸣器的响和停。如下图。
图整点报时电路。
4．6校时电路的设计。
时钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，将秒计数器在零时停计数，处于等待启动；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。
由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，我们设计的校时电路，方便、可靠地实现这四个阶段所要求的功能。如下图。
数电课程设计 数字钟
数字电子技术课程设计。数字钟的设计。数字电路课程设计。设计简述 电子技术是一门实践性很强的课程。在学完基本单元的内容和实验后，进行综合设计实验，是对所学知识综合全面的运用，其目的是锻炼运用知识的能力，增强实践技能。电子电路部分设计实验，要求利用所掌握的知识和实验技能，在实验室环境下，创造性的解决问题...
数电课程设计报告 数字钟
数字电子技术课程设计报告。设计题目 数字钟。班级学号 二 一一年十二月。数字钟的设计。数字钟是采用数字电路实现 时 分 秒 数字显示的计时装置。由于数字集成电路的发展和石英晶体振荡器的使用，使得数字钟的精度 稳定度远远超过了机械钟表。钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自...
数电课程设计数字钟
p4 数字钟电路的制作与调试。数字钟以其显示的直观性 走时准确稳定而受到人们的欢迎，广泛应用于家庭 车站 码头 剧场等场合，给人们的生活 学习 工作 娱乐带来了极大的方便。该电路基本组成包含了数字电路的主要组成部分，能帮助同学们将以前所做项目有机的 系统地联系起来，培养综合分析 设计 制作和调试数字...