数电课程设计报告

发布 2022-10-04 03:42:28 阅读 6553

吉林建筑大学。

电气与电子信息工程学院。

数字电子技术课程设计报告。

设计题目:多功能数字电子钟设计。

专业班级:建筑电气与智能化132

学生姓名:刘志敏符大庭朱国明

学号:2013(11255 12866 10988)

指导教师:魏大慧王锐

设计时间:2015.06.22-2015.07.03

多功能数字钟电路设计。

一、设计的任务 1

二、设计的要求 2

三、设计的作用和目的 2

四、设计过程 3

1系统原理框图 3

2方案设计与论证 4

2.1时间脉冲产生电路 4

2.2分频器电路 6

2.3时间计数器电路 7

2.4译码驱动及显示单元电路 9

2.5校时电路 9

2.6报时电路 11

3单元电路设计、参数计算和元器件的选择 13

3.1时间脉冲产生电路的设计 13

3.2计数电路的设计 13

3.2.1 60进制计数器的设计 13

3.2.2 24进制计数器的设计 14

3.3 译码及驱动显示电路 15

3.4 校时电路的设计 15

3.5 报时电路 17

3.6电路总图 18

4电路的安装与调试 19

4.1时钟结果** 19

4.2 秒钟个位时序图 19

4.3报时电路时序图 20

4.4测试结果分析 20

五、心得体会及建议 21

六、参考文献 22

七、附录。附录1电路原理图 23

附录2原件清单 24

附录3部分芯片引脚图与功能表 25

一、课程设计的基本任务。

本课程设计的基本任务,通过指导学生循序渐进地独立完成数字电路的设计任务,加深学生对理论知识的理解,有效地提高了学生的动手能力,独立分析问题、解决问题能力,协调能力和创造性思维能力。重提高学生在数字电路应用方面的实践技能,树立严谨的科学作风,培养学生综合运用理论知识解决实际问题的能力。学生通过电路的设计、安装、调试、整理资料等环节,初步掌握工程设计方法和组织实践的基本技能,逐步熟悉开展科学实践的程序和方法。

二、课程设计基本要求。

通过课程设计各环节的实践,应使学生达到如下要求:

1.掌握数字逻辑电路分析和设计的基本方法。

根据设计任务和指标,初选电路;

通过调查研究、设计计算,确定电路方案;

⑶选测元器件,安装电路,独立进行试验,并通过调试改进方案;

分析课程设计结果,写出设计总结报告。

2.培养一定自学能力和独立分析问题、解决问题能力。

学会自己分析、找出解决问题的方法;

对设计中遇到的问题,能独立思考,查阅资料,寻找答案;

⑶掌握一些测试电路的基本方法,课程设计**现一般故障,能通过“分析、观察、判断、试验、再判断”的基本方法独立解决;

能对课程设计结果进行分析和评价。

3.掌握安装、布线、调试等基本技能。

⑴掌握常用的**软件,并能够利用**软件进行一定的电路调试、改进;

掌握数字电路布线、调试的基本技巧;

巩固常用仪器的正确使用方法。

4.培养学生的实践能力。

通过严格的科学训练和工程设计实践,树立严肃认真、一丝不苟、实事求是的科学作风,并培养学生具有一定的生产观点、经济观点、全面观点及团结协作的精神。

三、设计的作用、目的。

数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到广泛的使用。数字钟从原理上讲师一种典型的数字电路,其中包括了组合逻辑电路和时序电路。因此我们此次设计和制作数字钟就是为了了解数字钟的原理,从而学会制作数字钟。

而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实现方法。且由于数字钟包括组合逻辑电路和时序电路。通过它可以进一步学习和掌握各种组合逻辑电路和时序电路的原理和使用方法。

4、设计过程。

数字钟实际上是一个对标准频率(1hz)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

图1所示为数字钟的一般构成框图。

图 1系统原理框图。

晶体振荡器电路:晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号,可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

分频器电路:分频器电路将32768hz的高频方波信号经32768()次分频后得到1hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。

时间计数器电路:时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器。

译码驱动电路:译码驱动电路将计数器输出的8421bcd码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。

整点报时电路:一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒。其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。

方案一:由集成电路定时器555与rc组成的多谐振荡器作为时间标准信号源。

图 2 555与rc组成的多谐振荡器图。

方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。

石英晶体振荡器的作用是产生时间标准信号。因此,一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。

图 3 石英晶体振荡器图。

方案三:由集成逻辑门与rc组成的时钟源振荡器。

图 4 门电路组成的多谐振荡器图。

用555组成的脉冲产生电路: r1=15*103ω,r2=68*103ω,c=10μf,则555所产生的脉冲的为:f=1.

43/[(r1+2*r2)*103*10*106=0.947hz,而设计要求为1hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。

石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768hz,然后再经过15分频电路可得到标准的1hz的脉冲输出。r的阻值,对于ttl门电路通常在0.

7~2kω之间;对于cmos门则常在10~100mω之间。

由门电路组成的多谐振荡器的振荡周期不仅与时间常数rc有关,而且还取决于门电路的阈值电压vth,由于vth容易受到温度、电源电压及干扰的影响,因此频率稳定性较差,只能用于对频率稳定性要求不高的场合。

综上分析,选择方案二,石英晶体振荡电路能够作为最稳定的信号源。

通常,数字钟的晶体振荡器输出频率较高,为了得到1hz的秒信号输入,需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现。例如,将32768hz的振荡信号分频为1hz的分频倍数为32768(),即实现该分频功能的计数器相当于15级2进制计数器。

从尽量减少元器件数量的角度来考虑,这里可选多极2进制计数电路cd4060和cd4040来构成分频电路。cd4060和cd4040在数字集成电路中可实现的分频次数最高,而且cd4060还包含振荡电路所需的非门,使用更为方便。

cd4060计数为14级2进制计数器,可以将32768hz的信号分频为2hz,其内部框图如图2.1所示,从图中可以看出,cd4060的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能。

图 5.1 cd4046内部框图图5.2 cd4040内部框图。

cd4040计数器的计数模数为4096(),其逻辑框图如图5.2。如将32768hz信号分频为1hz,则需外加一个8分频计数器,故一般较少使用cd4040来实现分频。

综上所述,可选择cd4060同时构成振荡电路和分频电路。照图5.1,在和之间接入振荡器外接元件可实现振荡,并利用时计数电路中多一个2分频器(后述)可实现15级2分频,即可得1hz信号。

一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量,可选74hc390,其内部逻辑框图如图6所示。该器件为双2-5-10异步计数器,并且每一计数器均提供一个异步清零端(高电平有效)。

图 6 74hc390(1/2)内部逻辑框图。

秒个位计数单元为10进制计数器,无需进制转换,只需将qa与cpb下降沿有效)相连即可。cp下降没效)与1hz秒输入信号相连,q3可作为向上的进位信号与十位计数单元的cpa相连。

秒十位计数单元为6进制计数器,需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图7所示,其中q2可作为向上的进位信号与分个位的计数单元的cpa相连。

图 7 10进制-6进制计数器转换电路。

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的q3作为向上的进位信号应与分十位计数单元的cpa相连,分十位计数单元的q2作为向上的进位信号应与时个位计数单元的cpa相连。

时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为24进制计数器,不是10的整数倍,因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用1片75hc390实现24进制计数功能的电路如图8所示。

另外,图8所示电路中,尚余-2进制计数单元,正好可作为分频器2hz输出信号转化为1hz信号之用。

图 8 24进制计数器电路。

译码电路的功能是将“秒”、“分”、“时”计数器的输出**进行翻译,变成相应的数字。用于驱动led七段数码管的译码器常用的有74ls48。74ls48是bcd-7段译码器/驱动器,其输出是oc门输出且低电平有效,专用于驱动led七段共阳极显示数码管。

如图9所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端,便可进行不同数字的显示。

数电课程设计报告

五邑大学。数字电路课程设计报告。题目 两位十进制计数显示器。院系信息工程学院 专业通信工程 学号 ap1005833 学生姓名张国辉 指导教师陈鹏。报告日期 2013年4月 两位十进制计数显示器。1.题目概述。计数器电路是一种随时钟输入cp的变化,其输出按一定的顺序变化的时序电路,其变化的特点不同可...

数电课程设计报告

熟悉各种元件及芯片的作用,并能将其运用到实际的电路中。2.熟悉面包板的用法,能够熟练的进行连线。3.通过此次的设计,加深对数电这门课的理解。4.提高解决实际问题的能力。二 设计任务和要求。测量范围为1 999nf。用三位led数码管显示测试结果。1.熟悉各种元件及芯片的作用,并能将其运用到实际的电路...

数电课程设计报告

滨江学院。电工电子综合实践设计报告。题目多模块综合实验报告 院系滨江学院自动控制系 专业电气工程与自动化 学生姓名。班级 10电气 学号。指导教师。二 一二年十二月一日。目录。一 设计内容及目的 1 1 1 设计内容 1 1 2 设计目的 1 二 综合设计实验的模块电路 1 2.1 三极管和光耦应用...