五邑大学。
数字电路课程设计报告。
题目：两位十进制计数显示器。
院系信息工程学院
专业通信工程
学号 ap1005833
学生姓名张国辉
指导教师陈鹏。
报告日期 2024年4月
两位十进制计数显示器。
1.题目概述。
计数器电路是一种随时钟输入cp的变化，其输出按一定的顺序变化的时序电路，其变化的特点不同可将计数器电路按以下几种进行分类：
按照时钟脉冲信号的特点分为同步计数器和异步计数器两大类，其中同步计数中构成计数器的所有触发器在同一个时刻进行翻转，一般来讲其时钟输入端全连在一起；异步计数器即构成计数器的触发器的时钟输入cp没有连在一起，其各触发器不在同一时刻变化。一般来讲，同步计数器较异步计数器具有更高的速度。
按照计数的数码变化升降分为加法计数器和减法计数器，也有一些计数器既可实现加计数又可实现减计数器，这类计数器为可逆计数器。按照输出的编码形式可分为：二进制计数器、二—十进制计数器、循环码计数器等。
按计数的模数（或容量）分：十进制计数器、十六进制计数、六十进制计数器等。
计数器不仅用于计数，还可以用于分频、定时等应用，是时序电路中使用最广的一种。本设计将设计一个模为100的一百进制计数器，主要采用芯片有555定时器、74ls00与非门、74ls162计数器、74ls48七段字形译码器，以及七段led数码管，电路的时钟为1hz左右，即为大约一秒钟跳一次。
2.电路设计。
电路的设计分为四个模块，波形产生电路产生电路所需的时钟脉冲，计数电路产生0-99的计数信号，显示驱动电路实现电路信号译码，其本质是一个4-8译码器，驱动数码管显示，显示电路用到的是两个共阴数码管。电路原理框图如图1所示。
图1 电路原理框图。
2.1.波形产生电路设计。
555定时器是一种模拟电路和数字电路相结合的中规模集成电路，其内部结构如图（a）及管脚排列如图（b）所示。
它由分压器、比较器、基本r--s触发器和放电三极管等部分组成。分压器由三个5 的等值电阻串联而成。分压器为比较器a1、a2提供参考电压，比较器a1的参考电压为2/3vcc，加在同相输入端，比较器a2的参考电压为1/3vcc，加在反相输入端。
比较器由两个结构相同的集成运放组成。高电平触发信号加在a1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本r--s触发器rd端的输入信号；低电平触发信号加在a2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本r—s触发器sd端的输入信号。基本r--s触发器的输出状态受比较器a1、a2的输出端控制。
由555定时器组成的多谐振荡器如图(c)所示，其中r1、r2和电容c为外接元件。其工作波如图(d)所示。
设电容的初始电压＝０，t＝０时接通电源，由于电容电压不能突变，所以高、低触发端＝＝０1/3ｖｃｃ比较器ａ1输出为高电平，ａ２输出为低电平，即，（1表示高电位，0表示低电位），触发器置１，定时器输出此时，定时器内部放电三极管截止，电源经，向电容ｃ充电，逐渐升高。当上升到1/3vcc时，输出由０翻转为１，这时，触发顺保持状态不变。所以0时刻，上升到2/3vcc，比较器的输出由１变为０，这时，，触发器复０，定时器输出。
期间，，放电三极管ｔ导通，电容ｃ通过放电。按指数规律下降，当2/3vcc时比较器输出由０变为１，ｒ触发器的，ｑ的状态不变，的状态仍为低电平。
时刻，下降到1/3，比较器输出由1变为0，r---s触发器的1， 0，触发器处于1，定时器输出。此时电源再次向电容c放电，重复上述过程。
通过上述分析可知，电容充电时，定时器输出，电容放电时， 0，电容不断地进行充、放电，输出端便获得矩形波。多谐振荡器无外部信号输入，却能输出矩形波，其实质是将直流形式的电能变为矩形波形式的电能。
由图（d）可知，振荡周期。为电容充电时间，为电容放电时间。
充电时间。放电时间。
矩形波的振荡周期。
2.2.计数电路设计。
计数电路的设计是本设计的核心。在实际应用中，可能会遇到非二进制或十进制的计数器，比如钟表，其秒、分、时的进制莫长为60，而昼夜一天的进制模长为24.目前集成芯片应用最多的是4位二进制计数器和十进制计数器。
所以利用现有的芯片的清零端和预置数端，构成任意进制的计数器。总体来说构成任意进制的计数器有两种方法：反馈回零法和反馈预置数法。
设要实现m进制计数器，而芯片的进制n，则可能mn。当mn则需要两片以上的芯片，其方法有串行进位方式和并行进位方式。本电路使用的hd74ls162芯片是一个十进制的芯片，对应的引脚定义如表1所示，功能表如表2所示。
表1 hd74ls162芯片功能表。
表2 74ls162引脚功能表。
本电路需要两块这样的芯片构成100进制的计数器，采用的方式为串行进位的方式，电路如图2所示。
图2 按串行方式构成的同步100进制加法计数器。
通过个位计数芯片的进位输出作为十位计数芯片的时钟信号就可实现0-99的计数。但是由于该芯片是同步进位，同步清零的，且是上升沿触发的，设两块芯片初态为0000 0000，即当个位芯片跳到9（1001）时，同时产生进位信号，使得十位芯片获得一个时钟脉冲上升沿，十位芯片跳转，即数码状态为00011001，这样的数码状态时错误的。因此需要一个非门，数码的状态就会由0000 1001跳转到0001 0000直到1001 1001后完成0-99个状态循环。
2.3.显示驱动电路设计。
译码是编码的逆操作，是把二进制**转换为高低电平信号输出。实现译码的电路称为译码器。其可以分为：
变量译码和显示译码两类。 变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421bcd码译码两类。 显示译码主要解决二进制数显示成对应的。
十、或十六进制数的转换功能，一般其可分为驱动led和驱动lcd两类。在许多数字系统中，如数字温度计，电子手表，计算机等需要把译码器输出的高低电平信号，显示**们熟悉的0-9、字母或图案，这就需要显示器件，将驱动显示器件的译码器称为显示译码器。本电路显示驱动电路使用的是hd74ls48译码芯片，即4-8译码器。
该芯片各管脚定义如图3
图3 hd74ls48译码芯片管脚定义。
其中，abcd为译码输入端，abcdefg为译码输出端，lt为灯测试端，输入低电平是，输出端a~g均为高电平，数码管显示“8”，译码时加高电平；bi为灭零输入端，当输入为低电平，且输入abcd为0000是，本应显示零的不显示“0”,bo为灭灯输入/灭零输出的双向端口，当该端口作为输入端口输入低电平时，无论其他输入端口为何种状态，输出端a~g全为低电平，显示器熄灭当该端口作为输出端口时，此时若输入abcd=0000，且bi为低电平时，bo端口输出低电平，它的作用是在多位数码显示电路中作为消零的输入信号。只要给lt bo bi高电平即可实现译码。表3是译码电路的功能表。
表3 hd74ls48译码芯片功能表。
显示。发光二极管点亮只须使其正向导通即可，根据led的公共极是阳极还是阴极分为两类译码器，即针对共阳极的低电平有效的译码器；针对共阴极led的高电平输出有效的译码器。发光二极管数码管是用发光二极管构成显示数码的笔划来显示数字，由于发二极管会发光，故led数码管适用于各种场合。
led管脚定义如图4所示。
图4 数码管管脚定义。
当a~g端接高电平时，发光二极管点亮。根据点亮的段数不同，可显示不同的数码。由译码芯片的输出可知，本电路的数码管需要使用共阴7段数码管。
对应管脚接到对应的译码管脚，共阴脚接地就可按正确的数码显示。
3.总电路原理图。
按照前面各模块的电路设计分析，可以设计出100进制计数器，电路原理图如图6所示。所用到的器件为1个555定时器，两片74162十进制计数芯片，两片7448显示译码芯片，一个7400四输入与非门，两个1位数码管，两个470k电阻，1个1uf电解电容，1个0.01uf瓷片电容。
电路使用的是5v直流电源。
图5 100进制计数器总电路原理图。
4.各模块的数字逻辑。
4.1.计数电路数字逻辑。
表4 计数电路逻辑功能表。
上表是计数电路正常工作时，电路中的逻辑功能表。cep, cet,pe*为使能输入端，高电平有效，rp是时钟信号，上升沿触发，q3 q2 ，q1 ，q0是四位输出。
4.2.显示驱动电路数字逻辑。
表5 显示驱动电路逻辑功能表。
5.参数计算。
5.1.波形产生电路电阻的计算。
数电课程设计报告
熟悉各种元件及芯片的作用，并能将其运用到实际的电路中。2.熟悉面包板的用法，能够熟练的进行连线。3.通过此次的设计，加深对数电这门课的理解。4.提高解决实际问题的能力。二 设计任务和要求。测量范围为1 999nf。用三位led数码管显示测试结果。1.熟悉各种元件及芯片的作用，并能将其运用到实际的电路...
数电课程设计报告
滨江学院。电工电子综合实践设计报告。题目多模块综合实验报告 院系滨江学院自动控制系 专业电气工程与自动化 学生姓名。班级 10电气 学号。指导教师。二 一二年十二月一日。目录。一 设计内容及目的 1 1 1 设计内容 1 1 2 设计目的 1 二 综合设计实验的模块电路 1 2.1 三极管和光耦应用...
数电课程设计报告
河南理工大学。数字电子课程设计报告。电光源与自然光源自动切换电路设计 姓名。学号 31423523510321 专业班级 电气 0 03 指导老师 王允健 所在学院 电气学院 2001年1月22日。目录。一 设计指标2 二 系统框图2 三 单元电路设计3 四 元器件清单5 五 电路优缺点分析6 六 ...