课程设计。
课程设计名称：数电电子课程设计
专业班级 ： 自动专0403
学生姓名 ： 田晓杰
学号 ： 2004313031
指导教师 ： 徐振方
课程设计地点： 中原路校区2#
课程设计时间： 2006.6.26～2006.6.30
河南工业大学。
课程设计（**）任务书。
目录 3一、电路原理方框图和设计概论 4
二、设计任务和要求 4
三、单元电路设计 5
1.秒信号发生器 5
2.秒、分、时计数器设计 6
1 360进制计数器 6
2 24进制计数器 6
3.译码显示电路 7
4.校时电路 8
5.整点报时电路 8
四、元件明细表 9
五、调试要点 10
六、课程设计总结 10
七、参考资料 11
数字钟是采用数字电路实现对。时，分，秒。数字显示的计时装置，广泛用于个人家庭，车站， 码头办公室等公共场所，成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度，运运超过老式钟表， 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。原理方框图如图1所示。
1．采用led显示累计时间“时”，“分”，“秒”。
2．具有校时功能。
3．具有整点报时功能。要求整点前鸣叫五次低音（500hz左右），整点时再鸣叫一次高音（1000hz左右），共鸣叫6响，两次鸣叫间隔0.5s。
秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器产生的脉冲经过整形、分频获得1hz的秒脉冲。常用的典型电路如图2所示
cd4060是14位二进制计数器。它内部有14级二分频器，有两个反相器。cp1（11脚）、(10脚)分别为时钟输入、输出端，即内部反向器g1的输入、输出端。
图中r为反馈电阻(10mω~100mω),目的是为cmos反相器提供偏置，使其工作在放大状态。c1是频率微调电容，取5/
30pf,c2是温度特性校正用电容，一般取20~30 pf。内部反相器g2起整形作用，且提高带负载能力。石英晶体采用32768hz的晶振，若要得到1hz的脉冲，则需经过15级二分频器完成。
由于cd4060只能实现14级分频，故必须外加一级分频器，可采用cd4013双d触发器完成。
秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种摸数的计数器采用中规模集成计数器cd4029。虽然cd4029没有清零端，但它有“置数”功能，当“置数”端pe=1时，接在置数输入端的数据立即被置到计数器输出端上。
所以通过“反馈置数法”可实现任意进制的计数器。
由cd4029构成的60进制计数器如图3所示，首先将两片cd4029设置成十进制加法计数器，例如将“b/”接成低电平，将“u/”接高电平。将第一片cd4029计数器的进位输出连接到第二片cd4029计数器的进位输入，这样两片计数器最大可实现100进制的计数器。现要设计一个60进位的计数器可利用“反馈置零”的方法实现。
由于cd4029属于异步置数，故当计数器输出“2q32q22q12qq31q21q11q”时，通过门电路形成一置数脉冲，使计数器归零。图3电路，可作为秒、分计数器。
同理当个位计数状态为“q3q2q1q0=0100”，十位计数器状态为“q3q2q1q0=0010”时，要求计数器归零。通过把个位q2、十位q1相与后的信号送到个位、十位计数器的置数端pe，使计数器复零，从而构成24进制计数器，如图4所示。
译码电路的功能是将“”秒、“分”、“时”计数器的输出**进行翻译，变成响应的数字。用于驱动led七段数码管的译码器常用的有74ls47。74ls47是bcd-7段译码器/驱动器，其输出是oc门输出低电平有效，专用于驱动led七段共阳极显示数码管。
由74ls47和led七段共阳极显示数码管组成的一位数码显示电路如图5所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。在译码器输出与数码管之间串联r为限流电阻。
数字钟启动后，每当数字钟显示与实际时间不同时，需要根据标准时间进行校对时，简单有效的校对电路如图6所示。
校“秒”时，采用等待校时。当进行校时时将琴键开关k1按下，此时门电路g1被封锁，秒信号进入不到“秒计时器”中，此时暂停秒计时。当数字钟显示值与标准时间秒数值相同时，立即k1，数字钟秒显示与标准时间秒计时同步运行，完成秒校时。
校“分”、“秒”的原理比较简单，采用加速校时。例如分校时使用g2、g3、g4三与非门，当进行分校时时，按下琴键开关k2，由于g3输出高电平，秒脉冲信号直接通过g2、g4门电路被送到分计数器中，使分计数器以秒的节奏快速计数。当分计数器的显示与标准时间相符，松开k2即可。
当松开k2时，门电路g2封锁秒脉冲，输出高电平，门电路g4接受来自秒计数器的输出进位信号，使分计数器正常工作。同理，“时”校时电路“分”校时电路工作原理完全相同。
当计数器在每次计时到整点前6秒时，开始报时。即当“分”计数器喂59，“秒”计数器为54时，要求报时电路发出一控制信号f1，该信号持续时间5为秒钟，在这5秒钟内是使低音信号（500hz左右）打开闸门，使报时声鸣叫5声。当计数器运行到59分59秒时，要求报时电路发出另一控制信号f2，该信号持续时间为一秒钟，在这一秒钟内使高音信号（1000hz左右）打开闸门，使报时声鸣叫一声。
根据以上要求，设计的整点报时电路如图7所示。
cd4013是双d触发器，具有“置数”和“清零”功能，且高电平有效。利用cd4013触发器的记忆功能，可完成实现所要求的f1、f2信号。当“分”计数器和“秒”计数器输出状态为59分54秒时，与门g3输出一高电平，使cd4013的第一个触发器的输出1q被置成高电平，此时整点报时的低音信号（512hz）与秒信号同时被引入到蜂鸣器中，使蜂鸣器每次鸣叫0.
5秒。一旦“分”、“秒”计数器输出状态59分59秒时，与门g6输出高电平，使触发器的输出1q变成低电平，同时将cd4013的第二个触发器的2q置数为高电平。此时封锁低音报时信号，开启高音报时信号（1024hz），当满60分钟进位信号一到，触发器的2q被清零。
故蜂鸣器高音鸣叫一次，历时0.5秒。
1.标准秒信号调试。
用示波器观察cd4013的输出应为一标准秒信号波形。
2.时、分、秒。
将秒信号分别引入到时、分、秒计数器单元电路中，观察电路的工作情况。
3.校时电路的测试。
将秒信号分别引入到校时电路中，分别k1及k2，检查分计数器及时计数器的工作情况。
4.整点报时电路测试。
将整点报时电路连好，检查数字钟在整点前及整点时的工作情况。
数字电子技术基础课程设计”是通过实践对课本知识的应用，是提高实际动脑能力的有效方法，在设计过程中能够进一步认识常用数字电子元件的类型和特性，并且掌握了如何选用元件。在设计与调试中通过查阅资料可以培养我们用课本知识与实践想结合的能力，提高独立分析和解决实际文理的能力。但是自己水平毕竟有限，在本次设计中还是存在很多不可避免的问题。
不过，总体来说，通过此次实验，加深了我对所学知识的认识，可以学到书本上没有的东西，更复习了这学期数字电子技术所学的知识，从中又不断发现了新的知识和心得，让我真正体验到了科学的力量和魅力，这也激发了我在以后不断学习更新更高的学科知识的兴趣。从这次课程设计的过程中我学到了应该如何去学习，怎么去找资料，怎么去独立去学习，去解决问题。感谢老师给我们的指导，和帮助。
我们很好的完成了这次课程设计。
数电课程设计电子钟
河南城建学院。数字电子技术基础课程设计报告。题目 数字钟。姓名 姚松 学号 132411151 专业班级 应用物理学 指导老师 樊晓虹周焱 所在院系 数理学院 2014年01月02日。成绩评定 一 指导教师评语 根据学生设计报告质量 答辩情况及其平时表现综合评定 课程设计成绩评定。摘要。本设计是本次...
数电课程设计电子时钟
数字电子钟设计。摘要。数字钟被广泛用于个人家庭，车站，码头 办公室等公共场所，成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度，运用超过老式钟表，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警 按时自动打铃 时间程序自动控制 定时广播 自动起闭路灯...
数电课程设计 电子密码锁
数字电子技术课程设计。一 设计题目。电子密码锁。二 主要内容及要求。1 用电子器件设计制作一个密码锁，使之在输入正确的 时开锁。2 在锁的控制电路中设一个可以修改的4位 当输入的 和控制电路的 一致是锁打开。3 用红灯亮 绿灯灭表示关锁，绿灯亮 红灯灭表示开锁。4 如5s内未将锁打开，则电路自动复位...