课程设计名称：数字电子技术实验。
实验名称： 设计24时制数字电子钟。
指导老师： xxx
班级：电子信息工程学院101班。
姓名： xxx
座号： 1011xxxxx（xx号）
完成时间： 2011 年 12 月 20 日。
嘉应学院电子信息工程学院。
24时制数字电子钟的设计。
摘要】本文针对数字电子钟的设计要求，提出了一种基于proteus **软件设计数字电子钟的方法。
在掌握了中规模集成译码器的逻辑功能和使用方法、中规模集成计数器的使用及功能测试方法、555型集成时基电路的基本应用，熟悉了数字逻辑门电路、数码管的使用、555型集成时基电路结构、工作原理及其特点后，利用proteus **软件设计数字电子钟。
该电子钟系统电路可分为计数电路、译码显示电路（分为时、分、秒）、校对电路和电源部分。此设计综合利用了我们所学的数电知识。
关键词】proteus **软件、数字电子钟、计数器、译码器、
数字逻辑门电路、555型集成时基电路、数码管、
校对电路、与门、或门等门电路。
实验名称】24时制数字电子钟。
设计目的。1、学习数字电路中基本数字逻辑电路、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习数字逻辑电路的综合应用设计及调试方法。
达到目标。1、显示格式为“时-分-秒”共6位led数码管；
2、使用基本的数字逻辑门电路、组合逻辑电路、时序逻辑电路及led数码管；
3、设计时，自行设计时钟源。
4、本人07号，按照老师要求，小时显示由个人序号+10开始显示，也就是小时由17：00——40：59（14：00）。
方案】1、显示器采用6位led数码管，可分别显示时、分、秒；
2、显示器的驱动利用具有驱动功能的7448译码器；
3、计数器采用74192十进制计数器，用以转换成电子钟所要的二十**制及六十进制；
4、使用异或逻辑门电路实现电子钟的校对功能；
5、用555型集成时基电路制成电源电路为电子钟提供电源。
系统设计框图及各部分介绍】
系统设计框图如下：
原理说明：由555定时器与电阻，电容以及电位器组成的多频振荡器输出脉冲，通过校对控制电路进入计数器，再由译码器驱动，时—分—秒分别显示在数码管上。
各部分介绍：
电源部分】秒脉冲发生器，采用555型集成时基电路，外加定值电阻、滑动变阻器、电容构成电源部分，利用波形示波器测试输出信号频率，调节极性电阻阻值，使得输出f=1hz。
时、分、秒电路】
秒（分）进制为60进1，由2个计数器74192和2个译码器7448组成；
时进制为24进1，由2个计数器74192和2个译码器7448组成。
校对电路】使用与、或、非逻辑门电路及开关来实现校对功能。通过开关的闭、合产生的高低电平，给计数器一个脉冲源，调整时间的显示。
器件介绍】定时器。
555电路的内部电路方框图如图1所示。它含有两个电压比较器，一个基本rs触发器，一个放电开关管t，比较器的参考电压由三只 5kω的电阻器构成的分压器提供。它们分别使高电平比较器a1 的同相输入端和低电平比较器a2的反相输入端的参考电平为和。
a1与a2的输出端控制rs触发器状态和放电管开关状态。当输入信号自6脚，即高电平触发输入并超过参考电平时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电开关管截止。
是复位端（4脚），当＝0，555输出低电平。平时端开路或接vcc。
图1 555定时器内部框图及引脚排列。
2、计数器：74ls192引脚图管脚及功能表。
74ls192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：
图5-4 74ls192的引脚排列及逻辑符号。
a）引脚排列b) 逻辑符号。
图中：为置数端，为加计数端，为减计数端，为非同步进位输出端为非同步借位输出端，p0、p1、p2、p3为计数器输入端，为清除端，q0、q1、q2、q3为数据输出端。
其功能表如下：
译码器：74ls48除了有实现7段显示译码器基本功能的输入（dcba）和输出（ya～yg）端外，7448还引入了灯测试输入端（lt）和动态灭零输入端（rbi），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（bi/rbo）端。
由7448真值表可获知7448所具有的逻辑功能：
1）7段译码功能（lt=1，rbi=1）
在灯测试输入端（lt）和动态灭零输入端（rbi）都接无效电平时，输入dcba经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除dcba = 0000外，rbi也可以接低电平，见表1中1～16行。
2）消隐功能（bi=0）
此时bi/rbo端作为输入端，该端输入低电平信号时，表1倒数第3行，无论lt 和rbi输入什么电平信号，不管输入dcba为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。
3）灯测试功能（lt = 0）
此时bi/rbo端作为输出端， 端输入低电平信号时，表1最后一行，与及dcba输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。
4）动态灭零功能（lt=1，rbi=1）
此时bi/rbo端也作为输出端，lt 端输入高电平信号，rbi 端输入低电平信号，若此时dcba = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。dcba≠0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。
表1：图2 7段显示译码器7448（a）逻辑图（b）方框图（c）符号图。
图2给出了7448的逻辑图，方框图和符号图。由符号图可以知道，4号管脚端具有输入和输出双重功能。作为输入（bi）低电平时，g21为0，所有字段输出置0，即实现消隐功能。
作为输出（rbo），相当于lt，及ct0的与坟系，即lt=1，rbi=0，dcba=0000时输出低电平，可实现动态灭零功能。3号（lt）端有效低电平时，v20=1，所有字段置1，实现灯测试功能。
4、七段发光二极管(led)数码管：
数码管引脚分布图。
共阴连接（“1”电平驱动共阳连接（“0”电平驱动）
一个led数码管可用来显示一位0～9十进制数和一个小数点。小型数码管每段发光二极管的正向压降通常约为2～2.5v，每个发光二极管的点亮电流在5～10ma。
led数码管要显示bcd码所表示的十进制数字就需要有一个专门的译码器。
各部分电路分析及**】
1、秒脉冲发生器：
秒脉冲发生器，采用555型集成时基电路，外加定值电阻、滑动变阻器、电容构成电源部分，利用波形示波器测试输出信号频率，调节极性电阻阻值，使得输出f=1hz。计算公式为：
q=(r1+r2)/(r1+2r2)=1/2
t=(r1+2r2)cln2=1
2、秒、分电路。
秒（分）进制为60进1，由2个计数器74192和2个译码器7448组成。
3、时电路。
时进制是24进1，由2个计数器74192和2个译码器7448组成。
4、校对电路。
在时、分、秒位电路的个位up上加入一额外脉冲输入端，用门电路把它们的输入端依次按顺序接起来并连接到脉冲输出端，以达到可以给各位电路手动输入脉冲调整时间。
系统**及实验结果说明】
时位电路**结果为：17：00 40：59 17：00
555**结果：脉冲源输出5v，周期为1s，占空比为1/2。由于小时显示时间太长，**设计中增加了一个信号源，用于测试时间显示的准确性，以达到完美无缺。
实验总结】经过了十多天的学习，终于完成了了这个实验。在这次实验中，综合运用了我们之前所学的所有实验知识，尤其是计数器、译码器、数码管、555时基电路的应用，对此我觉得这次的实验真的让我对数电的知识丰富了不少，对这些所运用到此设计中的知识有了更进一步的了解和系统的整合。
在设计过程中，一边进行实验的设计，一边翻书上网查资料，请教同学。这当中，给我带来许多有用的资源，在查找资源的同时，我也了解了其他方面的知识。同时，我认识到了自己存在的不足，我会加倍努力，提高自己。
由于ewb**软件不能使用网络标号，器件引脚连线相对繁多，稍微不小心没控制好，连线就改变了，又没有撤销或返回的功能，可能使得实验最终前功尽弃。proteus **软件比ewb功能强大，可用芯片器件多，**方便等优点。因此此次实验使用proteus**软件。
数电课程设计报告
五邑大学。数字电路课程设计报告。题目 两位十进制计数显示器。院系信息工程学院 专业通信工程 学号 ap1005833 学生姓名张国辉 指导教师陈鹏。报告日期 2013年4月 两位十进制计数显示器。1.题目概述。计数器电路是一种随时钟输入cp的变化，其输出按一定的顺序变化的时序电路，其变化的特点不同可...
数电课程设计报告
熟悉各种元件及芯片的作用，并能将其运用到实际的电路中。2.熟悉面包板的用法，能够熟练的进行连线。3.通过此次的设计，加深对数电这门课的理解。4.提高解决实际问题的能力。二 设计任务和要求。测量范围为1 999nf。用三位led数码管显示测试结果。1.熟悉各种元件及芯片的作用，并能将其运用到实际的电路...
数电课程设计报告
滨江学院。电工电子综合实践设计报告。题目多模块综合实验报告 院系滨江学院自动控制系 专业电气工程与自动化 学生姓名。班级 10电气 学号。指导教师。二 一二年十二月一日。目录。一 设计内容及目的 1 1 1 设计内容 1 1 2 设计目的 1 二 综合设计实验的模块电路 1 2.1 三极管和光耦应用...