数电课程设计报告

数字电子钟逻辑电路设计。

简述数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。

图1.1 数字电子钟框图。

由图1.1可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器，二十**制（或十二进制）计时计数器；秒、分、时的译码显示部分等。

实验选择做秒、分为00～59六十进制计数器部分。

一、实验目的：

1、掌握数字钟的设计方法；

2、熟悉集成电路的使用方法。

二、设计任务和要求：

1、设计一个 “分”，“秒”显示且有校时功能的电子钟；

2、用中小规模集成电路组成电子钟；

三、实验仪器及器件：

74ls192的使用方法。

计数器脉冲由单次脉冲源提供，清零端ld、数据输入端d3、d2、d1、d0分别接逻辑开关，输出端q3、q2、q1、q0接实验设备的一码显示输入相应插口d、c、b、a；co和bo接逻辑电平显示（0\1）插口。逐项测试冰判断该集成块的功能是否正常。

1）清除令cr=1,其他输入为任意态，这时译码数字显示为0。清除功能完成后，置cr=0

2)置数 cr=0，cpu、cpd为任意，数据输入端输入任意一组二进制数，令ld=1,观察计数器译码显示输出，查看预置功能是否完成；

3）加计数 cr=0，ld=0 cpd=1,cpu接单次脉冲源。清零后接入10个单次脉冲，观察输出状态时候发生变化在上升沿。

四、方案的设计：

六进制计数器的接法。

六进制进位则输出逻辑信号为0110，在q2和q1输出端接与非门，使其在六的时候能够进位并且清零。

五、电路调试：

在秒的个位74ls192的cpu接入10hz的脉冲，使其开始计数，观察到59时能否实现进位至分，以及秒位是否能够清零。

六、收获心得体会：

在六进制的计数器中，秒的部分能完成59-00清零。但我们原本采用co作为进位输出端，但是我们发现输出端一直是高电平，不能达到进位的效果。后来才发现其实cr端才是六进制的进位输出端，co只是十进制的输出端。

实验的作用就是让我们能够在实践中发现问题，解决问题。

这次课程设计虽然实验简单，但是我们还是碰到了问题。所以多参与实践，多发现问题，多总结能够更好的掌握知识。