数电课程设计

课程设计说明书。

课程名称：数字电子技术课程设计

题目：数字式跑表。

学生姓名。专业：

班级。学号：

指导教师：

日期：年月日。

数字式跑表。

一、设计任务与要求：

设计一个以0.01s为基准计时信号的实用数字式跑表：

基本要求：1）跑表计时显示范围0~99min59.99s

2）具有清零、启动计时、暂停计时及继续计时功能，操作按键（或开关）不超过2个。

3）时钟源误差不超过0.01s

提高要求：4）显示最大值可达23h59min59.99s，有整点、半点提醒功能。

5）有定时功能。

6）有倒计时功能。

二、方案设计与论证。

本次试验中我做的主要由6个74ls162芯片和6个led四端显示数码管组成，用555定时器组成单稳态触发器提供100hz的脉冲。其中四片芯片构成两个100进制计数器分别表示“毫秒”和“分”，剩下的两片芯片构成60进制计数器表示“秒”，最后加入2个按键实现清零、启动计时、暂停计时及继续计时功能。

方案一：用一个555定时器组成单稳态触发器为计数电路提供计数矩形脉冲，通过调节电阻r和电容c的值使振荡电路产生100hz（周期为0.01秒）的计数脉冲。

由74ls162组成**计数电路，分别是一百进制的毫秒计数电路、六十进制的秒计数电路、一百进制的分计数电路。

方案二：用一个555定时器构成多谐振荡器为电路提供计数脉冲。计数电路由6片74ls162级联组成同方案一。

方案三：用石英晶体构成石英晶振脉冲发生电路。计数电路同方案一。

最终方案：因为对石英晶振脉冲发生电路不熟悉，再加上由于在最后的multiusim 12**中发现，555组成的单稳态触发器的**效果比555组成的多谐振荡器的要好，而且单稳态触发电路的参数容易计算和调节，所以最终选择方案一。

整体设计原理：

这次我设计的数字秒表实际上是一个计数及其一些简单的控制电路，对100hz频率的信号进行计数、锁存、清零及其显示。对100hz时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成数字钟。但是在要求不高的情况下也可用555定时器构成的信号源，再加上对石英晶体振荡器电路不了解，所以最后决定采用555定时器，再用计数器对其进行计数。

三、单元电路设计与参数计算。

1. 555定时器。

图1：555引脚图。

1脚（gnd）为接地端；

2脚（tr）为低电平时有效，且<1/3udd输出端为1；

3脚（out）为输出端；

4脚（r）为复位端；

5脚（co）为控制电压输入端；

6脚（th）为阈值端，是高电平触发端；

7脚（d）为放电端；

8脚（ucc）为电源端。

表1：555定时器功能表。

当th高触发端6脚加入的电平大于2/3udd ，tl低触发端2脚的电平大于1/3udd 时，比较器a1输出高电平，比较器a2输出低电平，触发器置“0”，放电管饱和，7脚为低电平。

当th高触发端加入的电平小于2/3udd ，tl低触发端的电平大1/3udd 时，比较器a1输出低电平，比较器a2输出低电平，触发器状态不变，仍维持前一行的电路状态，输出低电平，放电管饱和，7脚为低电平。

当th高触发端6脚加入的电平小于2/3udd，tl低触发端的电平小1/3udd时，比较器a1输出低电平，比较器a2输出高电平，触发器置“1”，输出高电平，放电管截止，7脚为高电平。因7脚为集电极开路输出，所以工作时应有外接上拉电阻，故7脚为高电平。

当从功能表的最后一行向倒数第二行变化时，电路的输出将保持最后一行的状态，即输出为高电平，7脚高电平。只有高触发端和低触发端的电平变化到倒数第三行的情况时，电路输出的状态才发生变化，即输出为低电平，7脚为低电平。

由电路框图和功能表可以得出如下结论：

1．555定时器有两个阈值，分别是1/3udd和2/3udd。

2．输出端3脚和放电端7脚的状态一致，输出低电平对应放电管饱和，在7脚外接有上拉电阻时，7脚为低电平。输出高电平对应放电管截止，在有上拉电阻时，7脚为高电平。

3．输出端状态的改变有滞回现象，回差电压为。

4．输出与触发输入反相。

1）用555定时器构成的单稳态触发器。

单稳态触发器，是指电路达到稳定之后，只有一个稳定状态的触发器。一般具有以下特点：

1）电路的输出可以的高电平，也可以的低电平，但稳定的输出状态是唯一的。

2）在外界触发信号的作用下，电路的输出状态将进入暂时的工作状态，称为暂稳态。暂稳态是暂时的，经历一定时间后电路的输出一定会自动回到其稳定输出状态。

3）暂稳态的维持时间取决于电路的参数，与外界的触发信号脉冲宽度和幅度大小无关。只要触发信号的幅度足够高或足够低，就能使电路进入暂稳态工作。

由于以上特点，单稳态触发器广泛应用于将尖脉冲转换呈矩形脉冲信号，延时脉冲产生电路。

用555定时器构成的单稳态触发器的电路如下图所示。

这种触发器具有两个触发信号输入端，可以用高电平触发，也可以用低电平触发。555定时器的2端为触发信号的输入端，6端和7端并联后，连接到电阻电容的串联点，构成电容，电阻充放电定时电路结构。

555定时器组成的单稳态电路由输入脉冲信号的下降沿触发，使其输出状态产生翻转，另外，在暂稳态过程结束前，必须恢复为1，否则电路内的rs触发器为不确定状态，输出不能维持0状态。因此这种单稳态电路只能用负窄脉冲触发。如果输入脉宽大于输出脉宽，则输入端可加rc微分电路，使输入脉宽变窄。

输出的脉冲宽度也就是暂稳态的持续时间。根据rc电路瞬态过程的分析，可得到：

由（1）中。

而则可得：

这种电路产生的脉冲宽度可以从几微秒到数分钟。可通过改变r、c元件参数调节脉冲宽度，精度可达0．1％。综上所述，用555定时器构成的单稳态触发器是负脉冲触发形式，且暂稳态维持时间为，仅与电路本身的参数r、c有关。

2.计数器。

计数器是数字系统中使用最多的时序电路。它是由触发器和控制门组成。它不仅可以用来计数，还可以用于数字系统的定时、分频执行数字运算等。

这次课程设计要求是设计一个跑表计时显示范围0~99min59.99s。所以设计中选用6个74ls162计数器。其中两片计数器接成六十进制，其他四片接成两个一百进制计数器。

1）60进制计数器电路图。

2）100进制计数器电路图。

四、总电路工作原理及元器件清单：

1．总原理图。

2．电路完整工作过程描述（总体工作原理）

通过555单稳态触发器产生0.01s的时钟脉冲。用清零、暂停控制74ls162的清零端clr和使能端ent。计数器级联，时钟接入第一个。输出端与数码管相连显示数字。

3．元件清单。

五、**调试与分析。

1.时基信号的产生由于对石英晶体振荡器电路的不了解，没有调出100hz的信号，所以在产生以0.01s为基准计时的信号时候选择了555定时器。

但在参数确定这方面不熟悉，连接好电路图后通过计算得到的rc数据代入后得到的结果与要求有较大差距，所以参照网上的参数进行了修改，并对电阻进行调整最终得到所需信号。

2.时钟源误差由时基电路r、c控制。通过调整电容电阻参数来控制误差。

3.由555定时器组成的单稳态触发电路的**效果要比555组成的多谐振荡器的好。

六、结论与心得：

一周的课程设计已经结束，虽然按时完成了设计任务，但是这次课程设计对我来说并不轻松。在设计实践的过程中，我深深的体会到必须有扎实的数字电子技术基础知识，要熟练地运用课本所学到的，才能对设计**现的问题进行分析解决。

在如何产生以0.01s为基准的计时信号我想了很久，想过直接用函数发生器、多谐振荡器，但是这两种方案**出来才发现效果不好，最后决定用555定时器做成单稳态触发器产生。对于我来说，这次课程设计让我学会了设计电路要结合实际，提高了我分析和解决题的能力。

在整个课程设计的过程中，我发现自己对这些芯片的功能没有理性的认识，学习的东西与实际脱节。即使不是让我做一个实物而只是让我在软件上**。总体来说，我觉得像课程设计这对我的锻炼还是很大的，它需要我们将学过的相关知识系统地联系起来，从中暴露出自身的不足，以待改进！

数电课程设计

数电课程设计

数电课程设计

数电课程设计

其他用户还读了