数电课程设计

秒脉冲计数器。

姓名：胡旭东陈明

学号：1003741062 1003741061

班级：电子与电气工程学院电子102班。

指导老师：刘纯天

2024年6月28日星期四。

秒脉冲计数器课程设计。

一、设计题目：秒脉冲计数器。

二、设计任务：时间以60秒为一个周期，可以显示秒，并且可以随时清零，增加一个锁定功能。

三、设计原理：用cd4060计数器将32.768khz的晶振分频，产生2hz的clock信号，接到74hc74集成双d触发器进行2分频，输出即为1hz，将1hz方波用cd4518计数，将cd4518个位q4端接至十位enable端即可作为两位计数器，十位q2、q3端接至与非门作为复位信号，cd4511译码。

用按钮开关实现手动复位，单刀双掷开关接4511使能端实现锁定。

四、元件清单以及各个元件的电路框图。

数字电子技术课程设计电子元器件清单。

cd4518/cc4518是。

二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端clk和en，可用时钟脉冲的上升沿或下降沿触发。由表可知，若用enable信号下降沿触发，触发信号由en端输入，clk端置“0”；若用cl℃k信号上升沿触发，触发信号由cl℃k端输入，enable端置“1”。

reset端是清零端，reset端置“1”时，计数器各端输出端q1～q4均为“0”，只有reset端置“0”时，cd4518才开始计数。

cd4518采用并行进位方式，只要输入一个时钟脉冲，计数单元q1翻转一次；当q1为1，q4为0时，每输入一个时钟脉冲，计数单元q2翻转一次；当q1=q2=1时，每输入一个时钟脉冲q3翻转一次；当q1=q2=q3=1或q1=q4=1时，每输入一个时钟脉冲q4翻转一次。这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端q4a作为第二个加计数器的输入端enb的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。

74hc74集成双d触发器。

7400集成逻辑与非门。

cd4060集成14位计数器。

4511集成显示译码器。

其功能介绍如下：

bi：4脚是消隐输入控制端，当bi=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。

lt：3脚是测试输入端，当bi=1，lt=0 时，译码输出全为1，不管输入 dcba 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。

le：锁定控制端，当le=0时，允许译码输出。 le=1时译码器是锁定保持状态，译码器输出被保持在le=0时的数值。

五、电路原理图。

1、秒脉冲产生电路。

脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器产生标准频率信号经过整形、分频获得1hz的秒脉冲。石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。如晶振为32768 hz，通过15次二分频后可获得1hz的脉冲输出。

2、计数及数码显示电路。

3、整体电路图。

六、调试**现的问题。

1、焊接完成后通电发现不能正常工作，检查发现晶振未起振，原因是4060两电容未接地。

2、改正以上错误后仍然不能正常工作，检查发现电源电压被拉低，原因是按钮处接错，电源端直接通过电阻接地，导致电源拉低。

七、心得体会。

此次课程设计我们起初没画原理图，导致几次将芯片引脚接反，由此体会到脚踏实地的重要性，在以后的设计中将牢记这些教训；另外在设计过程中，我们自行各处查阅资料，在查阅的过程中，通过取舍相关知识，不知不觉中我们的查阅能力得到了很好的锻炼。我们学习的知识是有限的，在以后的工作中我们肯定会遇到很多未知的领域，这方面的能力我们受益匪浅。

此次课程设计是将我们所学的理论知识与实践相结合，最后在大家的共同努力下我们制作的实物成功实现了预想结果。在制作过程中我也学到了很多课堂中所学不到的东西，个人的综合能力也得到了比较大的提升，总之我感觉此次课程设计是比较成功的。

数电课程设计

数电课程设计

数电课程设计

数电课程设计

其他用户还读了