一、填空题 （本题20分）
1、对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即。
2、一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（ ）和（ ）两种表示方法。
3、某计算机字长32位，其存储容量为64mb，若按字编址，它的存储系统的地址线至少需要（24）条。
4、数的真值变成机器码可采用原码、（ 和（ ）表示法，移码表示法便于表示浮点数的（ ）
5、某系统总线的一个存取周期最快为3个总线时钟周期，总线在一个总线周期中可以存取32位数据。如总线的时钟频率为8.33mhz，则总线的带宽是（88.85mbps）。
6、dram需要进行刷新是因为dram的刷新方式主要包括等。
7、( 16（进制以下标形式给出在右括号之后）的数化成十进制的数为（ 6716. 8125 ）。
8、rr型指令、rs型指令、ss型指令 、程序控制指令四种类型指令中，执行时间最长的是（ ）
9、主存与cache的地址映射有三种方式。其中 （ 方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。
二。 简答题（本题10分）
1． 简述定点整数除法中的加减交替法（不恢复余数法）的主要步骤和原理。
2． 对于数据和指令都存放在存储器中的计算机系统，简述cpu是如何区分哪是数据哪是指令的。
三、计算题。
1、x=-1100 , y=-1000 , 求 x+y，并用双符号位和单符号位法判断是否溢出。（本题10分）补：
10 1100 溢出。
1 0 01100 溢出。
2、某机中，已知配有一个地址空间为0000h~3fffh的rom区域，现在再用ram芯片8k×8形成一块16k×8的ram区域，起始地址为8000h,假设ram芯片有 cs和we信号控制端，cpu的地址总线为a15—a0,数据总线d7—d0,控5236信号为 r/ w, mreq,要求：(1)画出地址译码方案 (2)将ram和rom与cpu连接（本题15分）
1）依题意，主存地址空间分布如右图所示，可选用1片 eprom作为rom区；2片的8k×8位ram片组成16k×8位的ram区。27128需14位片内地址，ram需13位片内地址，故可用a15~a13三位高地址，经译码产生片选信号，方案如下：
a15 a14 a13为000,001时，a13—a0为0000h~3fffh的16k的rom区域，译码器第根与门后通rom区域片选。
a15 a14 a13为010,011等为空。
a15 a14 a13为100,译码器第4根通ram芯片片选，起始地址为8000h
a15 a14 a13为101,译码器第5根通ram芯片片选，起始地址为a000h
或者使用2-4译码。
a15 a14为00选择0000h~3fffh的16k的rom区域。
a15 a14为10译码器第2根选择ram区域，由于2个芯片，需要用a13
区分，使用或门将y2与a13组合，生成 ram1（8000h-a000h-1，a15 a14 a13为100）和ram2（a000h-c000h-1=bfff ，a15 a14 a13为101）的片选。
3、某计算机的指令格式如下所示：
其中，d表示形式地址（偏移量），x表示寻址方式（寻址特征位）且：
x=00:直接寻址。
x=01:使用变址寄存器i1寻址。
x=10:使用变址寄存器i2寻址。
x=11:寄存器间接寻址(d=0,1分别表示寄存器r0, r1)
假设 （i1）=02h,（i2）=03h, (r0)=22 h, (r1)=1eh
存储器存储内容如图所示，求如下指令（以16进制内容给出）对应的寻址的操作数的数值。（本题15分）
1）. 4421h
2）. 1300h
1）. 4421h
100010000100001 x=00:直接寻址，d=21h, 操作数的数值=(021h)= 201e h
2）. 1301h
x=11: 寄存器间接寻址，d=00h, 操作数的数值=(22h)= 0020h
4、设cache有共四个块，a、b、c、d、e等为主存中的块，若cpu访问主存顺序依次如下：a、b、c、d、b、b、c、c、d、a ,若现在要再访问e块，问采用lfu和lru算法替换结果是不是相同（列表写出每次访问后cache内容的变化过程），命中率为多少？ 如果cache只有、共三个块，替换结果如何？
（本题10分）
第二问，请自己补充答案。
5、设存储器容量为512k字，字长32位，模块数m分别采用4，8，16，三种方案，分别用顺序方式和交叉方式进行组织。存储周期t=200ns，数据总线宽度为32位，总线传送周期τ=25ns。问将存储器内容全部读出的场景中，按照顺序存储器和交叉存储器带宽各是多少？
（本题10分）
m=4时，顺序存储器和交叉存储器连续读出512k个字的信息总量都是：
q=32位×512k =16384k位。
顺序存储器和交叉存储器连续读出8个字所需的时间分别是：
t2=512k *t=512k×200ns=102400k ns
t1=t+(x-1) τ200+512k×50ns=25600kns
顺序存储器和交叉存储器的带宽分别是：
w2=q/t2=16384k÷(102400k ns)=160mbps
w1=q/t1=16384k÷(25600k ns)=640m(位/s)
m=8时，顺序存储器和交叉存储器连续读出512k个字的信息总量都是：
q=32位×512k =16384k位。
顺序存储器和交叉存储器连续读出8个字所需的时间分别是：
t2=512k *t=512k×200ns=102400k ns
t1=t+(x-1) τ200+512k×25ns= 12800k ns
顺序存储器和交叉存储器的带宽分别是：
w2=q/t2=16384k÷(102400k ns)=160mbps
w1=q/t1=16384k÷(12800k ns)=1280m(位/s)
m=16时，同m=8，因为τ最小为25，不能取t/m=200/16=12.5
6、某系统的cpu工作频率为1ghz，其外设1和外设2的数据传输速率分别为100kb/s和400kb/s，传输分别以4b、16b为单位，若以中断方式工作，cpu中断响应需要5条指令，外设1和外设2的中断服务程序分别需要条指令，cpi（执行一条指令所需的平均时钟周期数）为4时钟周期，求解以中断方式时，cpu用于这2台外设的i/o处理的cpu占用率，理论上该系统最多还能支持扩展几台外设1？（本题10分）
外设1：clk=1/f=1ns，相邻中断的时间间隔为：4b/100kb=4us=4000clk，中断响应时间为20+20条指令时间：
=40*cpi=160clk，则比例为：160/4000=4%。
外设2：clk=1/f=1ns，相邻中断的时间间隔为：16b/400kb=4us=4000clk，中断响应时间为20+60条指令时间：
=80*cpi=320clk，则比例为：320/4000=8%。
还可22台。
期中考试目标作文期中考试目标作文
第一篇 期中考试目标。转眼就要到期中考试了，初步定在11月08号，其中还有两个周末休息的时间，所以距离期中考试只剩下两周的时间了。担任高二一班的语文老师已经一个半月了，我们班的基础很好，高二年级一共有八个班，我问同学们知道奇数班的成绩要比偶数班好嘛？他们说不知道。我很诧异，怎么会不知道呢？心里一定谦...
2019级期中考试
自贡市外国语学校初2015级期中考试。语文试题。班级学号姓名。卷 选择题共22分每小题2分 基础知识与运用。1.下面加点字注音全对的一项是 a 寂寥 li o 含辛茹苦 r 乐以教和 yu 陶冶 y b.戏谑 xu 猝不及防 ch 乳臭未干 xi 伶仃 l n c.唱和 h 煞费苦心 sh 趾高气扬...
2023年《微机》期中考试试卷 答案
2011 2012 2 微机原理与接 术 期中考试试卷。一 单项选择题。位二级制补码所能表示的最大数 a.32767 b.32768 c.65535 d.65536 2 在pc机中，只能用10根地址线对i o端口寻址，可寻址的端口有 个。a.256 b.1k c.64k d.1m 3 下面指令序列测...