课前复习：
sram：双稳态触发器电平。
dram：电容电荷。
sdram：
读：1）发行地址+行选中信号 trcd ras到cas延迟。
2）发列地址+列选中信号+读命令 cl cas延迟。
写：1）发行地址+行选通信号 trcd
2）发列地址+列选通信号+写命令+数据无cl延迟。
假设trcd=3 cl=2
6个 5个。
sdram突发传输（burst）
作用；可以实现同一行的相邻存储单元连续传输，只需指定起始列地址和突发长度，内存芯片自动对后面相应数量存储单元进行连续读写操作且不需要重复提供列地址。
图见p133
sdram模式寄存器（mr）
图见p133
a0-a2——突发长度：1，2，4，8，整行。
a3——突发传输方式：顺序，交替。
a4-a6——cl：2，3
a7-a11：读，写均突发，仅读突发。
四、nor flash——（特点：读的快，写的慢）
介绍。512k×8 nor flash 芯片。
2.读操作：
1）读普通数据：ce#低，oe#低，we#高 a0-a18
发地址，数据被送往d0-d7
2）读厂家id：ce#低，oe#低，we#高 a9 ~12v， a1a0 00b
3）读器件id：ce#低，oe#低，we#高 a9 ~12v， a1a0 01b
3.擦除操作（必须先擦除后写），写数据“1”
1）整片擦出：ce#低，oe#高，we#低，发出6个总线周期暗号。
地址线：5555h——2aaah——5555h——5555h——2aaah——5555h
数据线：aah——55h——80h——aah——55h——10h
发送完毕，芯片自动执行擦除操作，用时约6s
2）块擦除：ce#低，oe#高，we#低，发出6个总线周期暗号。
地址线：5555h——2aaah——5555h——5555h——2aaah——sa
数据线：aah——55h——80h——aah——55h——30h
sa表块地址，擦除时间约0.7s
4.写操作（字节编程） 将1变为“0”
ce#低，oe#高，we#低，发出4个总线周期暗号。
地址线：5555h——2aaah——5555h——ain
数据线：aah——55h——a0h——din
发送完毕，芯片自动执行字节编程（烧写），最快9μs
五、nand flash
特点：无单独的地址总线和数据总线，地址、数据以及命令共用一个i/o总线。
介绍。包含4096个存储块，每块32页，每页（512+16）字节。
512代表主存储区（用户数据），16代表备用存储区（eec）
21225(29+24)=226+221=64m+2m
页是数据存储及读写基本单位。
图见书p144
芯片结构图间p143
ce#re#
we#cle 命令锁存引脚。
ale地址锁存引脚。
wp#写保护。
i/o0~ i/o7
cle高 ale低i/o 命令。
cle低 ale高i/o 地址。
cle低 ale低i/o 数据。
i/o接口。
1）发送命令：ce#低 cle高 ale低 we#低，通过i/o接口把命令锁存入命令寄存器。
2）发送地址：ce#低 cle低 ale高 we#低，将i/o线中地址送地址寄存器中，需要送四个周期（26/8=4次），第一次发送页内地址，2，3，4发页地址。
图见p148
发命令——发地址——数据。
图上没有a8,a8是由以下两条命令提供。
读上半页命令 00h a8=0
读下半页命令 01h a8=1
a0~a7属于[0,255] )
神装工作站。
嵌入式嵌入式系统原理与设计
第六章 iic总线。一 iic总线介绍 i2c总线 1.结构。2.工作原理 a b 主机 主设备 负责生成scl时钟，同时负责发出其实信号s和终止信号p 从机 从设备 被主机寻址的器件。1 a检测i2c总线是否 空闲 如果空闲 高 a发出起始信号 scl高，sda 2 寻址选择目标器件b，发送7位地...
嵌入式嵌入式系统原理与设计
课前提问 xscale 内核，intel公司。arm7 内核，第七个版本。armv5te 指令集，v5版本，加入16位thumb指令集，加入dsp指令集。cortex m3 内核，arm公司，arm11之后开始以cortex命名 5.几款arm处理器内核比较 arm11比arm10主频高，能耗低，所...
嵌入式嵌入式系统原理与设计
课前复习 sdram 突发传输同一行起始地址。norflash 读 ce 低 oe 低 we 高 a0 a18 d0 d7 擦出写1 片 6个周期 6s 块 6个周期 0.7s 写写04个周期 ain 9 s 字节编程din nand flash 4096块 32页 512 16 字节。64m 2m...