第四章系统时钟与定时器。
一、s3c2410/2440时钟体系。
1.分类。fclk cpu核主频。
hclk ahb总线 advanced high-performance bus 高性能总线。
存储控制器 lcd控制器 dma控制器 usb
pclk apb总线 advanced peripheral bus 低频总线。
watchdog i2c uart pwm定时器。
2.始终控制逻辑——pll（phase locked loop）锁相回路/锁相环。
晶振频率：fin 12mhz—pll—倍频→fclk
mpll：fclk hclk pclk
upll：专用于usb设备。
fclk的生成。
ⅰ）上电 pll没有启动 fclk=fin
ⅱ）系统稳定引导程序开始执行，可以在引导程序开始启动mpll，经过一段时间（locktime），mpll输出稳定，cpu工作在fclk下。
设置mpll
）locktime寄存器。
）mpllcon：设置fclk
mpll（fclk）=（m*fin）/（p*2∧s）
m=mdiv+8 p=pdiv+2 s=sdiv
）clkdivn：设置fclk hclk pclk比例。
当2位为1时，第1位第0位必须为0
当2位为0时：
第1位为1 ，hclk=fclk
第1位为0 ，hclk=fclk/2
第0位为1 ，pclk=hclk
第0位为0 ，pclk=hclk/2分频。
fclk hclk pclk
400mhz 100mhz 100mhz
二、pwm定时器。
pulse width moduloction 脉冲调制。
定时器结构图。
1）tcfg0——控制8预分频器。
2）tcfg1——设置分频器系数。
01xx 外部时钟源。
pclk/（presacler value+1）/（divider value）
2.定时器内部控制逻辑图。
工作流程。1）设置tcmpbn和tcntbn （决定占空比）
2）将tcmpbn和tcntbn传递给tcmpn和tcntn（手动），启动定。
时操作，tcntn减1计数，当前计数值可通过tcnton读出。
3）当tcntn=tcmpn输出端toutn反转，tcntn继续减1计数。
4）当tcntn减到0时，toutn再次发生反转，并触发定时器中断。
5）dangtcntn=0时，如果tcon寄存器蒋定时期n设为“自动加载”，那么tcmpbn和tcntbn的值被自动载入，tcmpn和tcntn中，下一轮计数开启自动加载不包括第一次）
寄存器介绍。
1）tcntbn/tcmpbn n∈｛0，4｝
2）tcnton 只读。
3）tcon
0——1：启动定时器，0：不启动定时器。
1——1：手动传递初值，0：无操作。
2——1：反转，0：不反转。
3——1：自动加载，0：不自动加载。
三、看门狗定时器。
定时器结构图。
嵌入式嵌入式系统原理与设计
第六章 iic总线。一 iic总线介绍 i2c总线 1.结构。2.工作原理 a b 主机 主设备 负责生成scl时钟，同时负责发出其实信号s和终止信号p 从机 从设备 被主机寻址的器件。1 a检测i2c总线是否 空闲 如果空闲 高 a发出起始信号 scl高，sda 2 寻址选择目标器件b，发送7位地...
嵌入式嵌入式系统原理与设计
课前提问 xscale 内核，intel公司。arm7 内核，第七个版本。armv5te 指令集，v5版本，加入16位thumb指令集，加入dsp指令集。cortex m3 内核，arm公司，arm11之后开始以cortex命名 5.几款arm处理器内核比较 arm11比arm10主频高，能耗低，所...
嵌入式嵌入式系统原理与设计
课前复习 sdram 突发传输同一行起始地址。norflash 读 ce 低 oe 低 we 高 a0 a18 d0 d7 擦出写1 片 6个周期 6s 块 6个周期 0.7s 写写04个周期 ain 9 s 字节编程din nand flash 4096块 32页 512 16 字节。64m 2m...