数电课程设计报告

发布 2022-10-04 03:55:28 阅读 1173

数字逻辑与数字系统课程设计。

班级:文电082—2

学号:200890511222

姓名:庞宁。

指导教师:张郁辉。

日期:2010—12—15

数字钟。一、 功能简介:

1.能够正常计时;

2.秒(60)、分(60)、小时(24)计数,秒计时的频率为1hz,数码管用动太扫描实时显示计时的秒、分、小时;

3.复位(reset):显示计时的秒、分、小时,全部清零。

二、原理和步骤。

1.60进制。

1)60—160进制计数器原理。

2)60—160进制计数器对应的波形图。

波形图1由此波形可以看出,当个位(ql[3..0])计到4时,clr从3变为2,从2变为1,再从1变为变为0,所以计数归零,clr从0变为1,在变为2,在变为3,再从0开始计数。因此当clr输入为零时,计数归零。

由波形可以看出,当个位(ql[3..0])计到4时clr从3变为2,从2变为1,再从1变为变为0,保持当前的数,en从0变为1,再继续从4开始计数。当en输入为零时,计数保持。

波形图2由波形可以看出,当个位(ql[3..0])到9时,实现进位,使十位(qh[3..0])加1,个位(ql[3..0])归零再从0开始计数;

当十位(qh[3..0])到5时,个位(ql[3..0])到9时,c60输出变为1,同时十位(qh[3..0])归零再从0开始计数。

3)60进制模块。

2. 24进制。

1)24—160进制计数器原理。

2)24—160进制计数器对应的波形。

由波形可以看出,当个位(ql[3..0])到9时,实现进位,十位(qh[3..0])加到1,同时个位(ql[3..

0])归零;当十位(qh[3..0])加到2时,个位(ql[3..0])到3时,c34输出变为1,同时十位(qh[3..

0])归零,个位(ql[3..0])归零再从零开始计数。

3.24-60-60时钟。

1)24-60-60原理。

把两个60进制和一个24进制级联,得到一个二进制的24-60-60时钟。

2)24-60-60模块。

4、cp_sel的连接。

用一个47161作成一个6进制数,作为数据选择器的输入端;用3个74151构成一个数据选择器,将选择出的4个数送入74248译码器,进行译码,将输出与数码管相接。cp-触发脉冲(上升沿触发0,ql0[3..0]-秒的个位(低位)端,qh0[3..

0]-秒的十位(高位)端;ql1[3..0]-分的个位(低位)端,qh1[3..0]-分的十位(高位)端;ql2[3..

0]-时的个位(低位)端,qh2[3..0]-时的十位(高位)端,作为输入信号;sel-0, sel-1, sel-2为数码管的选择输入端,y[6..0]为数码管的输入端,也是译码器的输出。

通过译码器,可以将二进制的时钟信号转换为数码管显示的数字时钟。

5.数字钟。

1)数字钟连接。

将24—60—60时钟与译码部分级联,将其制成一个可以通过数码管显示的24—60—60数字钟。

6.管脚锁定。

三.心得体会。

通过这次课程设计,了解了数字钟的连接原理,掌握了60进制24进制的连接电路,以及译码器的连接,对理论知识更深刻的理解,同时锻炼了实践能力,学会了数字中的发光二极管和数码管的显示方法。直观的观察到了数字中的变化。对以后学习理论知识和实践经验有很多帮助。

数电课程设计报告

五邑大学。数字电路课程设计报告。题目 两位十进制计数显示器。院系信息工程学院 专业通信工程 学号 ap1005833 学生姓名张国辉 指导教师陈鹏。报告日期 2013年4月 两位十进制计数显示器。1.题目概述。计数器电路是一种随时钟输入cp的变化,其输出按一定的顺序变化的时序电路,其变化的特点不同可...

数电课程设计报告

熟悉各种元件及芯片的作用,并能将其运用到实际的电路中。2.熟悉面包板的用法,能够熟练的进行连线。3.通过此次的设计,加深对数电这门课的理解。4.提高解决实际问题的能力。二 设计任务和要求。测量范围为1 999nf。用三位led数码管显示测试结果。1.熟悉各种元件及芯片的作用,并能将其运用到实际的电路...

数电课程设计报告

滨江学院。电工电子综合实践设计报告。题目多模块综合实验报告 院系滨江学院自动控制系 专业电气工程与自动化 学生姓名。班级 10电气 学号。指导教师。二 一二年十二月一日。目录。一 设计内容及目的 1 1 1 设计内容 1 1 2 设计目的 1 二 综合设计实验的模块电路 1 2.1 三极管和光耦应用...