2019华师《数字电路与逻辑设计》作业

发布 2022-07-17 07:07:28 阅读 8656

第一章。自测题。

一、填空题。

1、小规模集成电路,中规模集成电路,大规模集成电路,超大规模集成电路。

5、各位加权系数之和,179,01100101,01100101,11100101,10011010,10011011

二、判断题。

三、选择题。

1、a 4、b

练习题。第二章。

自测题。一、填空题。

1、与运算,或运算,非运算。

3、代入规则,反演规则,对偶规则。

二、判断题。

三、选择题。

1、b 3、d 5、c

练习题。题2.2、(2) (8)y = d e

题2.3、(2)

题2.4、(1)

题2.5、(3)

题2.6、(1)

题2.7、(1)

题2.8、(2)

题2.9、(1)

题2.10、

题2.13、

技能题。题2.16、

解:设a、b、c分别为烟感、温感和紫外光感3种不同的火荧探测器,y为报警系统的报警信号。当探测器a、b、c发出火灾探测信号时为1,反之为0;当报警系统发出报警信号时y为1,反之为0.

由题意可列出真值表,如表题2.16所示。

表题2.16

a b c y

由真值表写出逻辑函数式,化简后变换为或-非表达式。

由表达式画出逻辑电路,如图题2.16所示。

第三章。自测题。

一、填空题。

1、饱和,截止。

7、接高电平(或vcc),和有用输入端并接,悬空。

二、判断题。

三、选择题。

1、a 4、d

练习题。题3.2(a)、(e)能正常工作。

电路输出逻辑表达式:

题3.4解。

的电压波形如图题3.4所示。

题3.7(1)写出输入y1、y2、y3的逻辑表达式。

(2)根据上述逻辑表达式画出图3.7所示输出波形。

题3.8(1)输出高电平时,带负载的个数。

可带20个同类反相器。

(2)输出低电平时,带负载的个数。

(3)该反相器可带17个同类反相器。

题3.12(1)写出y1和y2的逻辑表达式。

2)画出y1和y2的波形如图题3.12所示。

题3.17 解:对pmos管来说,输入电压u1在4~12v之间变化时导通;面对nmos管来说,输入电压u1再2~8v之间变化时导通。因此,输出电压uo在2 ~ 12v之间变化。

技能题。题3.20

解。1)分析设计要求并列出真值表。

设表决结果为,提案通过时,;提案被否决时,。根据题表可列出真值表,如表题3.20所示。

表题3.20

输入输出。a b c d y

2)根据真值表求最简与-非表达式并用图题3.20(a)所示卡诺图化简。

画逻辑图如图题3.20(b)所示。

第四章。自测题。

一、填空题。

2、输入信号,优先级别最高的输入信号。

7、用以比较两组二进制数的大小或相等的电路,a>b

二、判断题。

三、选择题。

5、a 7、c

练习题。题4.1

解:由图p4.1(a)所示电路写出逻辑表达式并化简。

可见,图p4.1(b)为与门电路。

由图p4.1(b)所示电路写出逻辑表达式并转换。

可知,图4.1(b)为同或门电路。

题4.5m=0时,输出反码m=1时,输出原码。

题4.7 题4.9

解:(1)分析设计要求并列出真值表。

设总电源开关s闭合时为1,断开时为0;路灯控制开关a、b、c动作时为1,不动作时为0,灯用y表示,灯亮为1,灯灭为0。由此可列出真值表,如表题4.9所示。

表题4.92)求出最简与-非表达式。

题4.7(a)

由真值表作出卡诺图,如图题4.7(a)所示。由图可知,该逻辑函数已不能进一步简化。因此,可直接写出逻辑表达式。

由真值表可知,s=0,y=0;s=1时,y受a、b、c的控制。因此,符合题意要求的逻辑表达式为。

将上式变换为与-非表达式。

题4.141)分析设计要求并建立真值表。

设三名裁判分别用a、b、c表示,认为合格时为1,否则为0;评判结果为y表示,成功为1,否则为0。根据题意可列出真值表,如表题4.14表示。

表题4.14

a b c y

2)求出最简单逻辑表达式。

由真值表作出y的卡诺图,如图题4.14(a)所示。

由卡诺图写出化简后的逻辑表达式。

将上式变换为与-非表达式和或-非表达式。

3)画出逻辑电路图。

由与-非和或-非表达式分别画出逻辑电路图,如图题4.14(b)、(c)所示。

题4.15(2)

1、写出逻辑函数的最小项表达式。

2、将逻辑函数y和ct74ls138的输出表达式进行比较。设。则。

3、画出逻辑图。

根据2中的yb表达式画出逻辑图,如图题4.15(b)所示。

题4.18(1)

解:(1)写出逻辑函数y的最小项表达式。

写出4选1数据选择器的输出逻辑表达式。

设地址变量为a1、a0,则。

比较逻辑函数和式中变量的对应关系使得。

设a=a1,b=a0

以及。即可满足,完成用4选1数据选择器实现。

画出逻辑图。

根据③中的变量对应关系画出逻辑接线图,如图题4.18(a)所示。

题4.24解(1)分析设计要求并列出真值表。

设三输入变量用a、b、c表示,表决结果用y表示,通过为1,否则为0,由此列出真值表,如表题4.24所示。

表题4.24

a b c y

2)根据真值表写出逻辑表达式。

3)写出4选1数据选择器的输出逻辑表达式。

4)将逻辑表达式和进行比较。设。以及。

和。5)画出逻辑图。

根据(4)中的变量对应关系画出逻辑接线图,如图题4.24所示。

题4.25(1)

解(1)当取a=1、b=1时,则。

故存在0冒险现象。

技能题。题4.26

解:(1)分析设计要求并列出真值表。

两台电动机为a、b,工作时用1表示,出故障时用0表示。三个指示灯分别为y绿、y黄、y红,灯亮用1表示,灯灭用0表示。根据题意可列出表题4.26所示的真值表。

2)根据真值表写出输出逻辑表达式。

3)画出逻辑图。

根据上式可画出图题4.26所示的逻辑图。

第五章。自测题。

一、填空题,1,q

6、置0,置1,保持,计数(翻转),二、判断题。

三、选择题。

4、b 5、b

练习题:题5.1

解:输出和的电压波形如图题5.1所示。

题5.5解:当初始状态为时,输出的电压波形如图题5.5所示。

题5.8(a)、(h)

当初始状态都为1时,各触发器输出的电压波形如图题5.8所示。

题5.9(a)、(e)

解:当初始状态都为0时,各触发器输出的电压波形如图题5.9所示。

题5.14解:由图p5.14(a)可知。

cp下降沿有效)

cp上升沿有效)

根据给定的cp电压波形可画出和的电压波形图,如图题5.14所示。

第六章。自测题。

一、填空题。

1、存储,组合逻辑,存储。

3、时钟cp,时钟cp,时钟cp,时钟cp,4

二、判断题。

三、选择题。

3、c 8、d

练习题。题6.2

解:1)写方程式。

1、输出方程。

2、驱动方程。

3、状态方程。

2)列状态转换真值表。

设电路的初态为,可列出状态转换真值表如表题6.2所示。

3)逻辑功能说明。

由状态转换真值表可知图p6.2所示电路为同步五进制加计数器。

4)画状态转换图如图题6.2(a)所示,时序图如图题6.2(b)所示。

5)检查自启动功能。

根据图题6.2(a)所示状态转换图,可知电路具有自启功能。

题6.5解:(1)写方程式。

1、输出方程。

2、驱动方程。

3、状态方程。

2)列出状态转换真值表。

设电路的初始状态为,列出状态转换真值表如表题6.5所示。

3)逻辑功能说明。

由状态转换真值表可知,当x=0时,电路保持原状态不变;当x=1时,电路为同步**制加计数器,y是进位输出信号。

4)画出状态转换图如图题6.5所示。

题6.10解:(1)写出方程。

1、输出方程。

2、驱动方程。

3、状态方程。

2)列状态转换真值表。

设电路的初始状态为,列出状态转换真值表如表题6.10所示。

3)逻辑功能说明。

由状态转换真值表可知,图p6.10所示是右移位寄存器电路。在3个时钟脉冲cp作用后,江数据输入端d的数据d2d1d0依次右移入寄存器中。

题6.12由图p6.12所示电路的接线可知两片ct74ls160采用同步方式级联组成十进制加法计数器,再由反馈置数控制构成加计数器。写出反馈控制方程为。

可知反馈状态为,所以。故图p.12所示电路为八十九进制同步加计数器。

题6.13解:由图p6.

13所示电路的接线可知,两片ct74ls161采用同步方式级联组成8位二进制计数器,再通过反馈清零构成n进制计数器。当输入计数脉冲后计数器的输出状态为。

即对应的十进制数为136时,该状态通过与非门作用于异步清零端,使计数器的状态为0.故图p6.13所示电路为一百三十六进制加法计数器。

题6.19(2)

用ct74ls160构成二十**制计数器。

用异步清零法构成二十**制计数器。

1、写出s24个位和十位数的8421bcd**。

2、写出反馈归零函数。

3、画连线图如图题6.19(2)(a)所示。

用同步置数法构成二十**制计数器。

1、写出s23个位和十位数的8421bcd**。

2、写出反馈置数函数。

3、画连线图。

如图题6.19(2)(b)所示。技能题。

因此,取d0d1d2d3d4d5d6d7=10011011。由8选1数据选择器输出端y输出序列脉冲10011011.逻辑电路如图题6.

29所示。

数字电路与逻辑设计作业

一。单项选择题 将你认为正确选项的符号填在对应各题的括号中,每小题2分,共16分 1.若采用正逻辑,如下真值表所表示的逻辑功能是 d 2 ttl电路如图所示,其逻辑函数y a 3.将jk触发器接成图中所示电路,其次态逻辑表达式 qn 1 d 4 同步时钟rs触发器与边沿rs触发器具有 a a.相同的...

数字逻辑设计2023年模拟试卷

数字逻辑期末考试模拟卷。考试科目 数字逻辑设计考试形式 闭卷考试日期 年月日。成绩构成比例 平时 10 期中 10 实验 10 期末 70 本试卷由九部分构成,共页。考试时长 120 分钟注。一 单选题 每题2分,共10分 一 1 已知 x 反 1110,则 2x 补。a 1110b 1101c 1...

2019数字逻辑设计大作业题目

说明 以下题目任选一个,以小组形式合作完成,组内人数是2 3人,最佳组合为3人。题目1 电子密码锁的设计 设计要求 1 设计一个开锁密码至少为4位数字 或更多 的密码锁。2 当开锁按扭开关 可设置8位或更多,其中只有4位有效,其余位为虚设 的输入 等于所设密码时启动开锁控制电路,并且用绿灯亮 红灯灭...