3.1 7位
3.3 高低
3.4 c
3.5 a
3.6 a
3.10 ① 组合电路的特点：是结构上无反馈、功能上无存储记忆功能的电路。
它的输出输入逻辑关系具有即时性，即在某一时刻电路的输出状态仅仅决定于当时的输入，而与以前的输出状态无关。
分析组合电路的目的是确认给定的组合逻辑电路的功能。
分析步骤是：
a) 由已知电路写出输出逻辑函数表达式。
b) 对逻辑表达式进行变换化简（用代数法或卡诺图法）.
c) 根据步骤b) 所得函数式列出函数真值表。
d) 确认电路的逻辑功能。
3.11 由图题3.11可知。
由式可得出c1c2不同组合时体现的相应逻辑关系。
c1c2=00时。
……电路具备与逻辑功能。
c1c2=01时。
……电路具备与非逻辑功能。
c1c2=10时。
……电路具备或非逻辑功能。
c1c2=11时。
……电路具备或逻辑功能。
为同或函数。
为三变量多数表决电路。
为一对互补异或函数。
输出仅决定于c.
3.13 逻辑电路设计的任务是找到（设计出）满足给定要求的逻辑电路。
设计的步骤是：
a) 根据命题要求确定输入变量（自变量）和输出变量（因变量）
b) 分析命题，列出函数真值表。
c) 由真值表写出输出逻辑函数表达式。
d) 化简或变换逻辑式。
化简可以得到最简与或式。
变换可以得到某种特定形式的函数关系式，以用特定的器件来实现。
e) 根据步骤d) 画出逻辑图。
f) 进行实际安装调试。
3.14 ① 三变量奇校验真值表输出函数表达式。
不能化简） 用异或门实现的电路用与非门实现的电路。
图题3.14 三变量奇校验电路。
3.15 用四位全加器实现8421码到余3码的转换方法是确定两个加数：其一为。
a3 a a1 a0）8421，其二为固定数b3b2b1b0=0011，输入到加法器后，取四位本位和s3s2s1s0作输出即可。 电路如图题3.15.
图题3.15 8421码至余3码的码转换器。
3.16 设计全减器：输入为：a（被减数）、b（减数）j。（低位的借位数）. 输出：j1（向高位送出的借位数），d（本位差）
全减器真值表。
输出函数表达式。
对函数式化简变换。
（原式不能化简，可变换）
（原式可化简，但应整体考虑）
画出逻辑图：如图题3.16.
选用一“与或非”门，两个反相器和两个异或门。
3.17 设计一个三名裁判其中设有主裁判的举重裁决电路。
真值表表达式。
电路：如图题3.17
a为主裁判。
图题3.17 裁决电路。
3.18 由图题3.18可知，长线传输如果无错误，则传输前、后异或的结果相同，再经校验器输出级进行异或运算，p=0，所以如果p=1，则说明存在传输错误。
3.19 分析四变量逻辑不一致时输出为1，一致时输出为0，则可知，不一致时y=1，一致时y=0，那么就是一致时，而。
所以，（这样就不必列y的真值表了）.
选择一只“六反相器芯片”74ls14（这里只用四个）和一只“工路四-4输入与或非门芯片”74ls55（这里只用一路）就可以实现了。 电路如图题3.19.
3.20 ① 用入选一芯片实现三变量函数需先将函数式变换为最小项表达式，根据mux表达式形式来安排数据输入端的高、低电平、将表达式中包含的最小项数据置为1. 没有包含的最小项置为0，同时将三个输入变量接入mux的地址输入端，并将使能端dis=inh接地。
如图题3.20（a）所示。
（第一项扩项为）
∴令x1=x2=x5=x7=1；x0 x3=x4=x6=0
ab）图题3.20
用八选一芯片实现四变量函数时，应先将函数化为四变量最小项表达式。 然后分离出三个变量作最小项。 另一个因子作为数据从xi端输入，构成三变量最小项的变量从地址端输入。
如图3.20（b）所示。
若以bcd作地址输入）
令x1=x5=a；x3=；x4=x6=x7=1；x0=x2=0
3.21 用3线-8线译码器和门电路实现下列三变量组合逻辑函数需将函数式变换为最小项表达式，然后用与非门将相应译码输出端组合为输出函数。
由74ls138输出表达式可知：
当使能端满足要求。
即时， 可由与非门实现，y2、y3类同。
其接线如图题3.21（解）
3.22 由图题3.22可知。
图题3.21 （解）
3.23 由图题3.23可知：
3.24 令两片的满足要求。 1#片=a4.
2#片。 这样当地址码a4a3a2a1a0在00000~01111之间时，1#片进行译码，中有一个为低电平。全部为高电平，当a4a3a2a1a0在10000～11111之间时，2#片进行译码，中有一个为低电平，全部为高电平。
这样就实现了5线—32线译码。 见图题3.24（解）
图题3.24 （解）
3.25 按图题3.25可写出函数式：
作上两式卡诺图见图题3.25（解）. 从卡诺图可见za中方格群有相切处，所以存在竞争冒险。 而zb中方格群是相链的，所以不存在竞争冒险。
为了避免发生竞争冒险，应将卡诺图中方格群相切处填加相链的冗余方格群，表达式中加相应的冗余项。 如图题3.26
图题3.25 （解图题3.26
3.27 数据输入可用16选1数据选择器54ls150，数据输出可用4线-16线译码器，由54ls138二片3线-8线译器组成（见图3.4.
8所示）（或用74ls154 4线-16线译码器）.
第3章答案
第3章。习题3.1一 1.1 2.在内不可导 3.4.3，二 提示 令，则，则常数，再取。三 略 四 1.满足，2.满足，3.满足，4.满足，五 略 六 1.2.3.习题3.2一 1.2.3.4.5.大 6.7.8.9.二 1.c 2.d 3.a。三 1.在 内单调增加，在内单调减少 2.在内单调增...
第3章答案
答案。3.1 写出如图题3.1所示电路对应的真值表。图题3.1 电路。解 a 图a中标注x y z w，如下图 则 x ab，y z w 则。l c c ab c ab c b ab c b c b 得图 a 的真值表如下 b 图b中，得真值表如下 3.2 组合逻辑电路及输入波形 a b 如图题3....
第3章答案
第3章参 题1 解 1 20 40 60db 2 ro 4 3 1 3 1 k 3 不可以。题2 解 1 v1管组成共射 ce 组态，v2管组成共集 cc 组态。2 整个放大电路的微变等效电路如图所示。3 第一级的电压放大倍数为 ri2是第二级放大电路的输入电阻，ri2 rbe2 1 2 r4 rl...