实验报告。
姓名： 学号：201111
学院：信息科学与技术学院。
专业：电子信息科学与技术。
实验一 2位alu的设计与实现。
一实验目的：
1. 理解alu的功能及在处理器的地位。
2. 掌握alu的结构化（分模块，分层次）的设计方法。
3. 掌握quartus的使用方法。
二．实验仪器及设备：
pc机+ quartusⅱ 9.0 + de2-70
三． 实验原理。
alu（arithmetic logic unit，算术逻辑单元）是处理器 cpu 中用于计算的那一部分。它负责处理数据的运算工作，包括算术运算起(如：加、减、乘、除等)，逻辑运算(如：
and、or、not..等)及关系运算(比较大小等关系)，并将运算的结果存回记忆单元。其主要功能如下表所示。
通过对 alu 功能表的观察，并经过简单和直接的思考，可知，alu 可由 au，lu 和mux 三个子模块构成。其中 au 负责代数运算，lu 负责逻辑运算，mux 则决定当前选用哪种运算。输入数据为 a，b，位宽为4 位，输出数据alu_out，位宽也是 4 位，输入控制信号为 s0，s1，c0，m。
根据功能表，s0，s1 信号控制 lu 模块作何种逻辑运算，s0，s1，c0 信号控制 au 模块作何种代数运算，m 信号控制 mux 模块选择种类型。
四、实验步骤：
1．打开quartus软件，新建工程，并新建一个verilog文件。
2．编写verilog程序：
1.程序**。
module asd(out,m,s1,s0,c0,a,b);
output[1:0] out;
reg[1:0] out;
input[1:0] a,b;
input m,s1,s0,c0;
always @(m or s1 or s0 or c0)
if (m==1'b0) /lu
case ()
2'b00: out <=a & b;
2'b01: out <=a | b;
2'b10: out <=a ^ b;
2'b11: out <=a ^~b;
default: out <=4'bxxxx;
endcase
else if (m==1'b1) /au
case ()
3'b000: out <=a;
3'b001: out <=a +1;
3'b010: out <=a + b;
3'b011: out <=a + b +1;
3'b100: out <=a + b;
3'b101: out <=a - b;
3'b110: out <=a + b;
3'b111: out <=b - a;
default: out <=4'bxxxx;
endcase
elseout <=4'bxxxx;
endmodule
2.将程序写入到quartus中可得下图。
3.运行无误后，进行电路**。
五．实验心得。
本次实验通过教程学习了quartus软件，从而对实验步骤和操作都有了很大提高，中间虽然遇到了很大问题，但最终都解决了。
嵌入式ARM嵌入式系统设计
摘要 本系统设计了基于arm系统的嵌入式硬件平台，其中主要介绍了系统母版的具体电路实现，其硬件电路已经通过了信号完整性分析。中国 网 关键词 arm 嵌入式系统 中图分类号 tp368.1 文献标识码 a 文章编号 1007 9416 2012 12 0104 01 1 序言 本系统是设计一款基于a...
嵌入式linux与嵌入式系统设计
ustc bbs embedded斑竹d j主讲。感谢hongtao chen以及networking斑竹jun zxjun的大量幕后工作！感谢james zhang以及网络中心提供聚会的场地和大力支持！欢迎访问我的主页。聚会详情如下 名称 嵌入式系统设计以及嵌入式linux展望 时间 本周星期天 ...
嵌入式嵌入式系统原理与设计
第六章 iic总线。一 iic总线介绍 i2c总线 1.结构。2.工作原理 a b 主机 主设备 负责生成scl时钟，同时负责发出其实信号s和终止信号p 从机 从设备 被主机寻址的器件。1 a检测i2c总线是否 空闲 如果空闲 高 a发出起始信号 scl高，sda 2 寻址选择目标器件b，发送7位地...