模拟电子技术课程设计

课程设计任务书。

2.3电路模拟。

2.3.1反相输入比例运算电路。

2.3.2单相桥式整流电路。

2.3.3 矩形波发生电路。

2.3.4 放大电路的频率特性。

2.3.5 二阶低通滤波电路。

1 数字电子设计部分。

1.加深对教材的理解和思考，并通过实验设计、验证正是理论的正确性。

2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。

3.检测自己的数字电子技术掌握能力。

下图为同步二进制加法计数器示意框图。

图1.2.1

三位二进制同步加法器，无效态为：001，111

①根据题意可画出该计数器状态图：

图 1.3.1

②选择触发器，求时钟方程，画出卡诺图。

a.触发器：jk边沿触发器三个。

b.时钟方程：由于是同步计数器，故cp0=cp1=cp2=cp

c.卡诺图如下：

三位二进制加法器次态和输出卡诺图：

图1.3.2

ⅰ次态的卡诺图。

图1.3.3

ⅱ.次态的卡诺图。

图1.3.4

ⅲ.次态的卡诺图。

图1.3.5

根据卡诺图写出状态方程、输出方程：

状态方程： =

求驱动方程：

jk触发器特性方程为：

由此可以得出驱动方程：

检查电路能否自启动：

将无效态（000，001，010）代入状态方程、输出方程进行计算，得：, 结果呢均为有效态，故能自启动，其状态图为：

⑥下图为三位五进制加法器（无效态：000，001，010）的时序图，以下分别为cp, ,

下图为序列信号检测器的设计总体框图。

1.若脉冲序列有m位，用n个触发器实现时，要求n=2，为了避免竞争冒险，用2个4位循环码代表触发器的4个状态，每个状态对应输出脉冲序列中的一位，画出状态图如下：

图1.5.1

2.选择触发器，求时钟方程。

选择触发器：本次设计选用3个jk边沿触发器。

时钟方程：由于是同步计数器，故cp0=cp1=cp2=cp

3.求输出方程和状态方程。

下图为三位五进制加法器次态和输出卡诺图：

图1.5.2

ⅱ.下图为三位二进制加法器次态的卡诺图。

图1.5.3

ⅲ.下图为三位二进制加法器次态的卡诺图。

图1.5.4

.下图为三位二进制加法器输出y的卡诺图。

图1.5.5

根据卡诺图写出状态方程、输出方程：

1. 状态方程：

2. 输出方程：y=x

3.求驱动方程。

jk触发器特性方程为：

由此可以得出驱动方程：

4.检查能否自启动。

将无效态（10）代入状态方程、输出方程进行计算，得：, 结果呢均为有效态，故能启动，其状态图为：

5.时序图以下分别代表cp，x,y,

图1.5.7

全加器的真值表如图所示。

1. 三位五进制同步加法计数器

图1.6.1

2.序列信号发生器。

图1.6.2

3.全加器。

图中为jk边沿触发器（下降沿）的引脚标号图，脉冲信号从图中1clk和2clk输入，pr、clr分别为异步清零端和异步置数端。即当pr端输入高电平而clr端输入低电平时，q的次态被异步置为0；当pr端输入低电平而clr端输入高电平时，q的次态被异步置为1。

其输出特性为则j=1，k=0时，输出q的次态被同步置1；j=0，k=1时，输出q的次态被同步置为0；j=0。,k=0时，q的次态和现态一致，保持状态；时，q的次态和现态状态相反，翻转。

图1.7.1图1.7.2图1.7.3

上图中1,2为集成芯片中的一个非门和一个与非门，3为集成芯片中的一个与门。

集成芯片：74ls112芯片2个（每个芯片包含2个jk触发器），74ls00芯片1个（每个包含4个与非门电路），74ls86芯片一个。

数字原理教学系统试验台一台（含导线若干）。

通过这次课设的体验，加深了我对各种芯片功能的认识，同时初步接触了multisim**软件。当我看到屏幕上显示我的实验预想的现象时，我无法抑制自己的自豪感和成就感。另一方面，我提高了认真工作学习的态度。

因为在整个**过程中，我曾多次因一条线甚至一个节点而**失败，这也让我认识到科学的严谨性。这次在自己不懈努力下，对multisim软件有了一定的了解，能够一定程度上灵活的应用，我会在以后的学习中，多设计多**，不断提高自己。

模拟电子技术课程设计

模拟电子技术课程设计

模拟电子技术课程设计

模拟电子技术课程设计

其他用户还读了