数电课程设计

数字电子技术课程设计。

一、题目：设计一个数字钟。

二、设计要求。

基本要求：1、以数字形式显示时、分、秒的时间；

2、时钟显示周期为24小时；

3、具有校时功能；

4、清零、或计时停止功能。

扩展功能：1、定时控制，其时间自定；

2、正点报时功能，触摸报整点时数或自动报整点数。

三、工作原理：

秒信号发生器产生1hz的脉冲；输入至秒计数器，满六十后产生进位，即脉冲；驱动分计数器；同理，满六十后，产生脉冲驱动时计数器；时计数器到23后，若再来脉冲则置零。

数字钟原理方框图：

四、电路结构原理：

1、秒信号发生器。

1）振荡电路的设计：

晶体振荡器电路给数字钟提供一个频率稳定准确的5mhz的方波信号，可保证数字钟的走时准确及稳定。晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率f，而与外接电阻、电容无关。

2）分频器的设计：

由于**器输出的频率很高，所以需一定级数的分频电路。用一片74ls90获取1hz的信号。

2、译码显示电路：

计数器实现了对时间的累计以8421bcd码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74ls48作为显示译码电路，选用led七段数码管作为显示单元电路。

计数译码显示电路方框图。

3、时间计数器：

1）秒计时器。

该部分的实质是一个60进制的计数器，它的cp脉冲是前面生成的秒信号，信号可以作为向分进位的进位信号。下面是电路连接图：

分进位信号秒信号输入。

计数器芯片74160的使能端enp和ent接高电平，计数器进入计数状态。由于电路是串行进位方式，当给计数器的秒个位clk端施加脉冲信号时，开始计数，输出端q0～q3将结果输出给译码显示器。当秒个位输出结果是9（1001）时，rco端输出变为高电平，经一个反相器，秒的十位的clk端为低电平，下一个计数输入脉冲到达后，秒的个位计成0（0000）状态，rco端跳回低电平，经反向后使秒的十位的clk端产生一个正跳变，于是十位计入1。

该部分的实质是一个60进制的计数器，由于74160是10进制计数器，所以秒的十位必须用同步置数或异步清零来实现6进制，这里用到的是同步置数，a,b,c,d置零，当十位的输出结果为5（0101）时，用一个与非门的输入接到qc和qa,输出接到置数端load＇及分的个位脉冲输入端（与非门的输出即是进位输出），则下一个计数脉冲到来时，即计数器置零及向分个位进位，实现6进制。此时译码显示器的秒个位的数字从0变化到9，十进制状态；秒十位在个位的进位下从0变化到5，六进制状态。

2）分计时器。

这部分电路与秒部分电路很相似，只是它的输入的clk是秒部分电路产生的进位信号。下面是电路连接图：

时进位信号分进位信号。

计数器芯片74160的使能端enp和ent接高电平，计数器进入计数状态。由于电路是串行进位方式，当计数器的分个位clk端有秒十位的进位脉冲信号时，开始计数，输出端q0～q3将结果输出给译码显示器。当分个位输出结果是9（1001）时，rco端输出变为高电平，经一个反相器，分的十位的clk端为低电平，下一个计数输入脉冲到达后，分的个位计成0（0000）状态，rco端跳回低电平，经反向后使分的十位的clk端产生一个正跳变，于是十位计入1。

该部分的实质也是一个60进制的计数器，由于74160是10进制计数器，所以分的十位必须用同步置数或异步清零来实现6进制，这里用到的是同步置数，a,b,c,d置零，当十位的输出结果为5（0101）时，用一个与非门的输入接到qc和qa,输出接到置数端load＇及时的个位脉冲输入端（与非门的输出即是进位输出），则下一个计数脉冲到来时，即计数器置零及向时个位进位，实现6进制。此时译码显示器的分个位的数字从0变化到9，十进制状态；分十位在个位的进位下从0变化到5，即6进制状态。

3）时计时器。

这部分电路实际上是一个24进制的计数器，它的输入clk为分的进位信号，下面是电路连接图：

时进位信号。

计数器芯片74160的使能端enp和ent接高电平，时个位计数器进入计数状态。当计数器的时个位clk端有分十位的进位脉冲信号时，开始计数，输出端q0～q3将结果输出给译码显示器。当时个位输出结果是9（1001）时，rco端输出变为高电平，使能端enp和ent为高电平，下一个计数输入脉冲到达后，时的个位计成0（0000）状态，十位计入1，该部分的实质是一个24进制的计数器，由于74160是10进制计数器，当记时为24时，时的显示应立即显示为00，所以用整体置数方式（异步清零），即把时十位的qb与时个位的qa、qc接到与门的输入端，实现了整体置零，即可实现24进制。

此时译码显示器的时个位的数字从0变化到9，十进制状态；秒十位在个位的进位下从0变化到2，即3进制状态，当记时为24时立即清零。

4、时间校准电路：

在电路中用四个开关来实现校准功能，一个总开关，三个校时开关，总开关实现正常记时的脉冲输入。

本电路可实现两种校准状态：（1）先截断正常的计数通路，然后再进行人工出触发计数加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态。（2）保持计数通路正常工作，将人工出触发计数加到需要校正的计数单元的输入端，进行分校准时不影响秒、时计时，进行时校准时不影响秒、分计时。

1）秒、分校准电路：（秒、分校准电路相同，方式一样）

拨动开关，给计数器输入一个脉冲，让计数器加1

2）时校准电路。

拨动开关，给计数器输入一个脉冲，让计数器加1

5、清零电路。

摁下开关j7，给r’输入一个低点位信号，使计数器置零。

6、整点报时功能电路（扩展功能）

整点报时电路图如下：

当时间为00分00秒时，按照要求，控制电路报时，方式是控制蜂鸣器发出响声。只有当分十位、个位，秒十位、个位都是q3q2q1q0=0000时，555计时器dis端口输入q=1的信号，这是蜂鸣器发出响声，时间约为一秒。但是由于软件运行效果，电路存在一定的滞缓，因此蜂鸣器有时不能准时的报时，会拖延一小段时间。

五、元件清单。

六、整机电路与原理图：

七、使用说明。

1、闭合开关j4，数字钟开始计时工作，断开开关j4，数字钟即停止工作。

2、当要校时的时候，先断开开关j4，然后合上开关j5进行校时。摁j6时进行秒校时，摁j2时进行分校时，摁j3时进行时校时。

3、当要清零时，闭合开关j4，在电路正常工作的情况下，摁下开关j1，各个显示器就会显示0。

4、当时间进行到整点时，蜂鸣器会发出响声进行整点报时。

八、总结。设计电路应采用整体——部分——整体的形式，即总分总。先从整体把握电路包括几部分；然后对每一部分进行设计，只有每一部分都正确了，整体才有可能正确；最后将每一部分连一块进行调试。

数电课程设计

数电课程设计

数电课程设计

数电课程设计

其他用户还读了