课程设计要求：
1、《eda技术》课程设计成绩为《eda技术》理论课成绩一部分，课程设计不合格者，理论课成绩为不及格；
2、每个设计课题可从给定设计中任选一题，由1～3人组成，；
3、课程设计格式要求见本文档后面附录部分；
4、课程设计成绩=文档内容、格式成绩（50%）+答辩成绩（50%）；
5、每个设计课题组**员均须参加答辩；
6、课程设计上交、答辩时间为本学期第15周。
7、指导老师：王小虎（tel:152***
1、多功能数字钟的设计。
1、设计要求
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校时间，每逢整点，产生报时音报时。系统框图如图 1-1 所示：
图1-1 数字钟系统框图。
2、设计提示。
此设计问题可分为主控电路、计数器模块和扫描显示三大部分，其中计数器部分的设计是已经非常熟悉的问题，只要掌握六十进制、十二进制的计数规律，用同步计数或异步计数都可以实现，扫描显示模块在第一章中也已经介绍，所以主控电路中各种特殊功能的实现是这个设计问题的关键。
用两个电平信号a、b进行模式选择，其中，ab=00为模式0，系统为计时状态：ab=01为模式1，系统为手动校时状态：ab=10为模式2，系统为闹钟设置状态。
设置一个turn信号，当turn=0时，表示在手动校时对时，选择调整分钟部分：当turn=1时，表示在手动对时，选择调整小时部分。
设置一个change信号，在手动校时或闹钟设置模式下，每按一次，计数器加1.
设置一个reset信号，当reset=0时，整个系统复位；当reset=1时，系统进行计时或其它特殊功能操作。
设置一个关闹铃信号reset1，当reset1=0时，关闭闹铃信号；当reset1=1时，可对闹铃进行设置。
设置状态显示信号（发光管）：ld_alert提示是否设置了闹铃功能；ld_h指示当前调整的是小时信号；ld_m指示当前调整的是分钟信号。
当闹铃功能设置后（ld_alert=1），系统应启动一比较电路，当计时与预设闹铃时间相等时，启动闹铃声，直到关闭闹铃信号有效。
整点报时由分和秒计时同时为0（或60）启动，与闹铃声共用一个扬声器驱动信号out。
系统计时时钟为clk=1hz，选择另一时钟clk_1k=1024hz作为产生闹铃声、报时音的时钟信号。
主控电路状态表如表1-1所示。硬件系统示意图如图1-2所示。
表1-1 数字钟主控电路状态图。
图 4-1-2 数字钟硬件系统示意图。
2、数字式竞赛抢答器
1、 设计要求。
设计一个可容纳四组参賽的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬。
声器发出2-3秒的蜂鸣。
设置犯规电路，对提前抢答和超时答题（例如 3 分钟）的组别鸣笛示警，并由组别显示电路显示出犯规组别。
设置一个计分电路，每组开始预置１０分，由主持人记分，答对一次加１分，答错一次。
减１分。 系统框图如图 2-1 所示。
图2-1 抢答器系统框图。
3、设计提示。
此设计问题可分为第一信号鉴别锁存模块、答题计时模块、计分电路模块和扫描显示模。
块四部分。
第一信号鉴别锁存模块的关键是准确判断出第一抢答者并将其锁存，在得到第一信号后。
将输入端封锁，使其它组的抢答信号无效，可以用触发器或锁存器实现。设置抢答按钮 k1、
k2、k3、k4，主持人复位信号 reset，扬声器驱动信号 out。
reset=0 时，第一信号鉴别锁存电路、答题计时电路复位，此状态下，若有抢答按钮按。
下，鸣笛示警并显示犯规组别；reset=1 时，开始抢答，由第一信号鉴别锁存电路形成第一。
抢答信号，进行组别显示，控制扬声器发出音响，并启动答题计时电路，若计时时间到主持。
人复位信号还没有按下，则由扬声器发出犯规示警声。
计分电路是一个相对独立的模块，采用十进制加／减计数器、数码管数码扫描显示，设。
置复位信号 reset1、加分信号 up、减分信号 down，reset1=0 时，所有得分回到起始分（10
分），且加分、减分信号无效；reset1=1 时，由第一信号鉴别锁存电路的输出信号选择进行。
减分的组别，每按一次 up，第一抢答组加一分；每按一次 down，第一抢答组组减一分。
硬件系统示意图如图 2-2 所示。
图2-2 抢答器硬件系统示意图。
3、数字频率计。
1、设计要求。
设计一个能测量方波信号频率的频率计，测量结果用十进制数显示，测量的频率范围是。
1100khz，分成两个频段，即 1999hz，1khz100khz，用三位数码管显示测量频率，用led 显示表示单位，如亮绿灯表示 hz，亮红灯表示 khz。
具有自动校验和测量两种功能，即能用标准时钟校验测量精度。
具有超量程报警功能，在超出目前量程档的测量范围时，发出灯光和音响信号。
系统框图如图 3-1 所示。
图3-1 频率计系统框图。
2、设计提示。
脉冲信号的频率就是在单位时间内所产生的脉冲个数，其表达式f =n/t，f 为被测信号。
的频率，n 为计数器所累计的脉冲个数，t 为产生 n 个脉冲所需的时间，所以在 1 秒时间内计数器所记录的结果，就是被测信号的频率。
此设计问题可分为测量/校验选择模块、计数器模块、送存选择报警模块、锁存模块和。
扫描显示模块几部分。
测量/校验选择模块的输入信号为：选择信号selet、被测信号meas、测试信号test，输出信号为cp1，当selet=0 时，为测量状态，cp1=meas；当selet=1 时，为校验状态，cp1=test。
校验与测量共用一个电路，只是被测信号cp1不同而已。
计数器对cp1信号进行计数，在 1 秒定时结束后，将计数器结果送锁存器锁存，同时将计数器清零，为下一次采样测量做好准备。
设置 1 秒定时信号（周期为 2 秒），在 1 秒定时时间内的所有被测信号送计数器输入端。
设置量程档控制开关 k，单位显示信号 y，当 k=0 时，为 1999hz 量程档，数码管显示的数值为被测信号频率值，y 显示绿色，即单位为 hz；当 k=1 时，为 1khz100khz 量程档，被测信号频率值为数码管显示的数值乘 1000，y 显示红色，即单位为 khz。
设置超出量程档测量范围示警信号 alert。计数器由四级十进制计数构成（带进位 c）。
若被测信号频率小于 1khz（k=0），则计数器只进行**十进制计数，最大显示值为 如果被测信号频率超过此范围，示警信号驱动灯光、扬声器报警；若被测信号为。
1khz100khz（k=1），计数器进行四位十进制计数，取高三位显示，最大显示值为 99.9khz，如果被测信号频率超过此范围，报警。
送存选择、报警电路状态表如表 4-3-1 所列。
表3-1 送存选择、报警电路状态表。
硬件系统示意图案如图 3-2 所示。
图3-2 数字频率计硬件系统示意图
4、拔河游戏机。
1、设计要求
设计一个能进行拔河游戏的电路。电路使用 15 个（或 9 个）发光二极管表示拔河的“电子绳”，开机后只有中间一个发亮，此即拔河的中心点。游戏甲乙双方各持一个按钮，迅速地、不断地按动产生脉冲，谁按得快，亮点向谁方向移动，每按一次，亮点移动一次。
亮点移到任一方终端二极管，这一方就获胜，此时双方按钮均无作用，输出保持，只有复位后才使亮点恢复到中心。
由裁判下达比赛开始命令后，甲乙双方才能输入信号，否则，输入信号无效。
用数码管显示获胜者的盘数，每次比赛结束自动给获胜方加分。
系统框图如图 4-1 所示。
图 4-1 拔河游戏机系统框图
2、设计提示。
此设计问题可以分为加/减计数器、译码器和甲乙双方的得分计数显示电路几部分。
设置参赛双方输入脉冲信号 in1、in2，用可逆计数器的加、减计数输入端分别接受两路按钮脉冲信号。
设置裁判员“开始”信号 begin，begin 有效后，可逆计数器才接受 in1、in2 信号。
用一个四线-十六线译码器，输出接 15 个（或 9 个）发光二极管，设置一个复位信号 reset，比赛开始，reset 信号使译码器输入为 1000，译码后中心处二极管点亮，当计数器进行加法。
计数时，亮点向右移，减法计数时，亮点向左移。
当亮点移到任一方终端时，由控制电路产生一个信号使计数器停止接受计数脉冲。
将双方终端二极管“点亮”信号分别接两个得分计数显示电路，当一方取胜时，相应的得分计数器进行一次得分计数，这样得到双方取胜次数的显示。
设置一个记分计数器复位信号 reset1，使双方得分可以清零。
硬件系统示意图如图 4-2 所示。
图 4-2 拔河游戏机硬件系统示意图。
5、洗衣机控制器。
1、设计要求。
计一个洗衣机洗涤程序控制器，控制洗衣机的电机作如下规律运**
图 5-1 洗衣机控制器控制要求。
用两位数码管预置洗涤时间（分钟数），洗涤过程在送入预置时间后开始运转，洗涤中。
按倒计时方式对洗涤过程作计时显示，用 led 表示电机的正、反转，如果定时时间到，则停机并发出音响信号。
系统框图如图 5-2 所示。
图 5-2 洗衣机控制器系统框图。
2、设计提示。
此设计问题可分为洗涤预置时间编码模块、减法计数显示、时序电路、译码驱动模块四。
大部分。 设置预置信号 ld，ld 有效后，可以对洗涤时间计数器进行预置数，用数据开关 k1k10分别代表数字，用编码器对数据开关 k1k10 的电平信号进行编码，编码器真值表如表 5-1 所列，编码后的数据寄存。
设置洗涤开始信号 start，start 有效则洗涤时间计数器进行倒计数，并用数码管显示，同时启动时序电路工作。
时序电路中含有 20 秒定时信号，10 秒定时信号，设为 a、b，a、b 为“0”表示定时时间未到，a、b 为“1”表示定时时间到。
时序电路状态表如表 5-2 所列。
表 5-1 编码器真值表
表 5-2 时序电路状态表
EDA技术课程设计
黄冈师院物科院。eda技术 课程设计报告。项目名称 多功能彩灯控制电路设计。专业年级 电子信息工程2009级。学号 201122220324 学生姓名 易鹏。指导教师 冯杰。报告完成日期 2011 年 12 月 25日。第一章绪论。1.1系统背景。1.1.1 eda技术特点及在电子技术中的应用 ed...
EDA技术课程设计题目
总体要求说明 1 画出实体图。2 画出实验原理图。3 编写出vhdl源程序 可以是vhdl程序 原理图混合方式实现，但不能以单纯原理图方式实现 4 调试程序，带有逐行注释的vhdl程序 得出 的时序波形图。5 实物验证，到eda实验箱中实现设计的功能 鼓励 到自有fpga开发板上运行，但必须是现场 ...
EDA技术课程设计报告
一 课程设计内容 所有字体用小四宋体不加粗 1 编写vhdl程序进行跑马灯及键盘控制。2 编写vhdl程序进行步进电机的转速控制。3 根据所用芯片设计外围电路。4 电路焊接。5 程序 入所焊电路进行系统软硬件综合调试。二 课程设计目的。通过编写vhdl程序，结合硬件电路设计，实现跑马灯，键盘，数码管...