前言。数字逻辑”是我院计算机科学与技术专业及自动化专业最重要的专业基础课之一。
随着电子技术的高速发展，数字技术也可谓是一日千里。尤其是九十年代迅速发展起来的在系统可编程技术isp，更使数字系统的设计方法发生本质性、革命性变化。为了适应数字技术的飞速发展，培养出在二十一世纪具有竞争力的计算机及自动化的高等人才，采用可编程技术及可编程器件进行数字电路及系统的设计势在必行。
为此，我院“数字逻辑”实验设备更新为具有当前国内先进水平的eda实验开发系统。
eda(electronic design automation)即指电子设计自动化。eda实验开发系统是一种多功能、高配置、高品质的eda教学与开发设备。该系统由于采用可编程cpld器件及独特的设计技术，从而使学生的实验从传统的硬件连接方式进入到软件设计、**调试系统的实验方式，并使传统的硬件设计方式用eda技术实现。
这与用连线搭接电路的实验方式相比，不仅故障率大大降低，而且节省了时间、提高了实验效率。同时，也使学生获得的知识紧跟国际数字技术的先进水平。
eda实验教程是为适应数字逻辑课程的教学改革而编写的。考虑到现代教育不仅使学生通过实验能够掌握所学理论知识，而且有利于激发和培养学生的创新意识和创造能力，该教程结合实验室已更新的eda实验开发系统，为学生提供了一些以设计性和综合性实验为主的、具有任意可选性的基础实验课题；同时也为数字逻辑课程设计提供了一些即具有实用价值、趣味性又较强的数字系统设计项目。该教程适用于“数字逻辑”课程教学实验和课程设计。
因时间短促，还存在很多不足及错误，敬请各位老师及同学指正。
数字逻辑”课程组。
2023年10月。
前言。第一章 max+plusⅱ 基本操作3
1.1 设计环境与设计方法3
1.1.1 系统配置与安装3
1.1.2 max+plusⅱ操作环境5
1.1.3 max+plusⅱ的设计方法6
1.2 设计输入8
1.2.1 建立图形设计文件8
1.2.2 建立文本设计文件（vhdl14
1.2.3 vhdl语言和原理图混合输入方式16
1.3 设计项目的编译16
1.4 设计校验23
1.4.1 **23
1.4.2 定时分析26
1.5 器件编程28
第二章数字逻辑基础实验30
2.1 交通控制灯监视电路30
2.2 五人表决器30
2.3 逻辑运算电路31
2.4 3：8线译码器31
2.5 逻辑函数发生器32
2.6 4位二进制数∕bcd码变换器32
2.7 格雷码变换器33
2.8 bcd码加法器33
2.9 四位并行乘法器33
2.10 bcd∕七段数字显示译码器34
2.11 基本触发器35
2.12 同步十进制计数器35
2.13 动态扫描数码显示器36
2.14 双向移位寄存器37
2.15 环形计数器与扭环计数器37
2.16 二十**制计数器38
第三章数字系统综合设计40
3.1 多功能数字电子钟40
3.2 数字密码锁电路42
3.3 8位数字频率计42
3.4 等精度数字频率计44
3.5 快速加法器46
3.6 移位乘法器46
3.7 篮球30秒定时控制电路48
3.8 交通灯控制电路48
3.9 序列检测器49
3.10 出租车计费器50
3.11 智力竞赛抢答器51
3.12 模拟乒乓球游戏机52
附表 se-5m（epf10k10）引脚对应表54
第一章 max+plusⅱ 基本操作。
本章介绍altera公司的cpld的开发工具软件max+plusⅱ。
max+plusⅱ提供了与结构无关的设计环境，确保了易于输入设计、快速编译及完成器件编程。使用maxplusⅱ软件，设计者无需精通器件内部的复杂结构，只需用自己熟悉的设计工具，如高级行为语言、原理图或波形图进行设计输入，然后由maxplusⅱ将这些设计转换成目标结构所要求的格式。由于有关的结构模型已装入开发工具，使得设计者不需要手工优化自己的设计，从而简化了设计过程。
max+plusⅱ提供了丰富的逻辑功能库（包括74系列逻辑器件等效宏功能库、特殊宏功能库（macro function）、模块库以及参数化的兆功能（mage function）模块库），供设计者使用。max+plusⅱ还具有开放核的特点，允许设计人员添加自己的宏功能模块。充分利用这些逻辑功能模块，可大大减轻设计工作量。
1.1 设计环境与设计方法。
1.1.1 系统配置与安装。
1．max+plusⅱ软件推荐的pc系统配置为：
1）233mhz的pc机。
2）256mb以上有效内存，不低于128mb的物理内存。
3）460mb以上硬盘空间。
4）windows95、windows98、windowsnt4.0操作系统。
2．版本。max+plusⅱ软件按使用平台可分为pc机版和工作站版，按使用对象可分为商业版、基本版和学生版。
商业版：支持全部输入方式和版本发行时的除apex系列之外的所有altera cpld器件。商业版运行时需要一个授权码和一个附加的并口硬件狗。
基本版(baseline)：在商业版上作了一些限制。如，不支持vhdl，不能进行功能**和时序**，不支持某些器件等。
基本版不需要并口硬件狗，只需向altera申请一个基本版授权码即可使用。
学生版(e+max)：支持商业版的全部功能，但可使用的逻辑功能模块受到限制，且只支持几种器件。若要安装学生版，应向altera公司大学项目部申请学生版授权码。
3．安装。max+plusⅱ几种版本的安装方法基本相同，这里仅介绍基于pc机的windows 98平台的max+plusⅱ9.23的安装过程。
1）从cd-rom中的baseline目录下运行出现图1.1安装封面，安装程序做安装准备，之后出现图1.2；
2）在图1.2中单击“next＞”出现另一窗口，继续按“next＞”出现图1.3，单击“yes”接受此协议，该协议提示并告知你需要一个license文件来运行程序。
单击“next＞”出现图1.4；
3）在图1.4中输入用户名等，单击“next＞” 出现图1.5；
4）在图1.5中使用默认选择，即安装所有组件。按“next＞”，出现图1.6；
5）图1.6为选择“max+plusⅱ turorial”部件进行安装。该部件包含许多设计的源**∕图，如一些vhdl、verilog hdl的例子。
可将其安装在“c:＼max2work”目录下。按“browse”改变目录名后，单击“ok”，“next＞”后可出现图1.
7；6）在图1.7中单击“next＞”即开始安装，直至安装完毕。
第一次运行max+plusⅱ9.23前应作以下工作：
将x:＼…maxplus2＼crack＼baseline＼ (x为光区盘符) 拷贝到所安装的c:＼maxplus2目录下，再运行所安装的c:
＼maxplus2＼文件。(注意：应确保在max+plusⅱ9.
23 baseline 没有被运行前运行该文件。运行该文件时将出现dos界面，提示按任意键解密。)
毕业设计eda技术实用教程eda课程设计报告
eda课程设计报告。课程 eda技术实用教程。学院 电子与信息工程学院。班级 姓名 学号 教师 完成日期 2013.01.02 一 实验名称 3 8译码器 二 实验要求 熟悉对max plus 10.0的使用，并且能简单的使用进行3 8译码器的 和论证。三 实验步骤 1 使用max plus 10....
EDA课程设计
题目一 数字钟设计 学号1 15 一 实验目的。学习并掌握数字钟的原理 设计方法。二 实验内容。计数始终由模60秒计数器 模60分计数器 模24小时计数器 报时模块 分 时设定模块及输出显示模块构成。可以采用同步计数器或异步计数器设计方法。三 实验要求。计时范围为0小时0分0秒至23小时59分59秒...
eda课程设计
哈尔滨工业大学 威海 信电学院电子信息工程。一 软硬件介绍。1软件部分介绍。1.1 quartus ii 是altera公司的综合性pld fpga开发软件，支持原理图 vhdl veriloghdl以及ahdl altera hardware description language 等多种设计输...