智力竞赛抢答器的设计。
学号。姓名。
专业班级。指导老师。
所在学院：电气工程与自动化学院。
2023年12月18日。
目录。第一章设计题目2
第二章设计任务及要求2
第一节设计任务2
第二节设计要求2
第三章原理电路设计2
第一节电路设计2
第二节电路流程图3
第三节单元电路设计3
第四章整体电路及元件清单8
第一节整体电路8
第二节元件清单9
第五章电路设计特点及改进9
第六章心得体会10
第七章参考文献10
第一章设计题目。
题目：四人智力竞赛抢答器的设计。
第二章设计任务及要求。
一、设计任务。
设计一台可供4名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。
二、设计要求。
1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。
4)抢答器具有定时（9秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
6)可用石英晶体振荡器或者555定时器产生频率为1hz的脉冲信号，作为定时计数器的cp信号。
第三章原理电路设计。
一、电路设计。
抢答电路：使用74ls175作为锁存电路，当有人抢答时， 利用锁存器的输出信号号将时钟脉冲置零，74ls175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74ls148作为编码器，对输入的型号进行编码，输出4位的bcd码，再将这四位的bcd码输入共阴数码管里显示出抢答者的编号。
主持人电路：利用74ls190计数器作为倒计时的芯片，当主持人按下抢答按钮时，74ls190被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时，，并通过74ls48编码器将即时时间进行编码，并送到7段共阴数码管，显示此时的时间。假如在9秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。
二、电路流程图。
图3.1 电路流程图。
整个电路如上图3.1所示，主要分为两部分，一个是倒计时部分，一个是抢答电路，其中抢答器电路由锁存器电路，编码器电路，译码器电路，数码管显示电路组成，其中锁存器电路可用1khz脉冲电路作为其时钟端输入脉冲，倒计时电路由倒计时芯片，编码器电路路，数码管显示电路，倒计时采样1hz的脉冲作为时钟信号输入端。单稳态电路可以控制蜂鸣器鸣叫的时间，按要求可设置为1秒钟。
三、单元电路设计。
1、锁存器电路的设计。
锁存器电路采用以74ls175为中心的锁存器系统，当4个抢答输入端**现低电平输入时信号时，锁存器立即锁存，禁止抢答，其原本为4个高电平的输出端也变成3高一低，可以利用一个4输入与非门将其与非，再接一个非门后，可以与74ls175的时钟信号相与非，使得clk端的输入信号为底电平，从而阻止其余选手的抢答，从而达到锁存的目的74ls175的真值表如图3.2所示。
图3.2 74ls175真值表。
锁存器的单元电路设计如图3.3所示。
图3.3锁存器的单元电路
2、编码器电路的设计。
编码器采样74ls148作为编码芯片，将输入的信号进行编码，然后输出2二进制码，由于74ls175为优先编码其，故需要将其未用到的高优先级的端和74ls175的输出的4与非端进行连接，避免在无人抢答时输出型号。74ls148的真值表如图3.4所示：
图3.4 74ls48真值表。
编码器电路如图3.5所示：
图3.5 编码器电路。
3、译码器电路和数码管显示电路的设计。
抢答部分和倒计时部分的译码器均采用74ls48芯片，而数码管则选择与之相对应的7段共阴数码管搭配，为避免电路过小，可在译码器与数码管间接上拉电阻以增大电流，上拉电阻选用1k的9针排阻。译码器电路和数码管显示电路设计如图3.6所示：
图3.6译码器电路和数码管显示电路。
4、倒计时电路的设计。
倒计时电路采用74ls190作为倒计时芯片，并将其输入端置九，clk信号输入端采样1hz的信号输入，同时可利用其借位输出端max\min来控制抢答端，并且可以让电路在到零时保持。
倒计时单元电路如图3.7所下：
图3.7 倒计时单元电路。
5、时钟电路的设计。
在本电路中需要两种时钟脉冲，一种是给74ls175提供的1khz脉冲信号，另一种是给倒计时电路74ls190提供的1hz，根据555多谐振荡器的频率计算公式：
可以求得1hz的电路电阻均取47k，电容取10uf，而1khz电路的电阻取4.7k，电容取0.1uf。
图3.8 时钟电路。
6、单稳态电路及蜂鸣器的设计。
为保证蜂鸣器鸣叫时间为一秒，可以使用单稳态触发电路来实现，单稳态电路的芯片可以选择74ls123。根据74ls123的暂稳态计算公式：
我们可以选择r为36k，c为100uf，则在误差许可范围内，鸣叫时间大约是1秒。74ls123的真值表如下：
3.9 74ls123真值表。
蜂鸣器采用有源蜂鸣器，为避免单稳态电路输出端电流不足，可以使用一个npn三极管来驱动蜂鸣器鸣叫。
单稳态电路及蜂鸣器电路如图3.10所下：
3.10单稳态电路及蜂鸣器电路。
第四章整体电路及元件清单。
一、 整体电路。
图4.1 整体电路。
二、电路元件清单。
第五章电路设计特点及改进。
本电路使用了锁存器，编码器，译码器数码管等构成倒计时电路使用了74ls190等电路实现倒计时，并利用使能端及门电路，实现各项锁存，鸣叫，清零等功能，总结如下：
优点：电路功能原理清晰，各项功能均达到了要求，显示准确，反应灵敏，无竞争冒险现象，基本满足了普通竞赛的抢答要求。
缺点：如果长按住按钮不放，主持人清零后将能获得抢答权，且由于编码器电路是优先编码器，所以如果两人抢答时间间隔在1ms以内，将出现编号靠前的选手获得抢答权的情况。
改进：可以更改促发器的类型，如使用jk触发器代替，则长按无效，或者在抢答端添加一个发光二极管，当有人作弊，二极管就会亮，从而阻止选手长按按钮的缺陷。
第六章心得体会。
经过为期一周的的设计，基本达到了预期要求。本系统是一个可供4人抢答的抢答器，当主持人按下禁止抢答的开关时，抢答被禁止。如果在此期间选手将不能抢答；当控制开关断开时抢答允许，此时若有人抢答，数码显示器将显示抢答者的组数，报警器也会发出蜂鸣声，提示主持人抢答已经完成。
数字电子技术课程设计
课题一 多功能数字钟。1.设计要求 数字钟的功能要求 基本功能。以数字形式显示时 分 秒的时间，为节省器件，其中秒的个位用发光二极管指示，小时的十位亦用发光二极管指示，灯亮为 1 灯灭为 0 小时计数器的计时要求为 12翻1 要求手动快速校时 校分或慢校时 慢校分。扩展功能。定时控制，其时间自定 仿...
数字电子技术课程设计
目录。一 设计目的。二 内容及要求。三 设计思想。四 单元电路的设计 参数计算 器件选择及介绍 一 电源部分。二 单脉冲产生部分。三 译码驱动显示部分。四 控制部分及循环加减计数部分。五 总体电路设计图 工作原理及元器件清单 六 硬件电路安装 调试测试结果，出现的问题 原因及解决方法。七 总结设计电...
数字电子技术课程设计
本科生课程设计。题目 数字钟的设计。课程 数字电子技术课程设计。专业 电气工程及其自动化。班级 学号 姓名 指导教师 完成日期。目录。一 设计内容与设计要求 2 二 设计要求 3 三 设计思路 3 3.1总体设计方案 3 3.2 原理框图 4 四 单元电路设计 4 4.1时钟振荡电路 4 4.2计数...