fpga课。程。设。
计。专业： 10级电子信息工程。
班级： 1班。
姓名： 傅雅琦。
学号： 100102011120
指导教师： 祝宏。
制作日期：2023年12月13日。
1.模为100的可加减计数器。
1.标题及任务书。
第一阶段：熟悉设计要求构造大致思路。
第二阶段： 图书馆查阅资料，仿照例子编程。
第三阶段：开始编程，以60进制计数器为模板先将其改为100进制，再其基础上进行扩展，加使能端使其有可加可减的功能（用时2天）
2.关键词。
加，减。3.内容摘要。
1） 计数器的时钟输入信号周期为200ns。
2） 以十进制形式显示。
3） 有一个复位端clear和两个控制端plus和minus，在这些控制信号的作用下，计数器具有复位、增或减计数、暂停功能。
表1-14.总体方案或工作原理示意框图（或流程图）
5.顶层逻辑电路图组成、信号定义及原理简单叙述。
图1-1信号定义：
分频模块：ncr:暂停 clock_50:500hz分频 s：1000hz分频。
译码模块：indec_0~7:译码输入 outdec_0~7:译码输出。
计数模块：clk :脉冲 clear：复位端 plus：加计数使能端
minus减计数使能端 cin：计数使能端。
原理： 当计数使能端cin之1时，在下一个脉冲clk到来时分别拨动加、减计数使能端plus,minus，则可以按照表1-1所示进行功能的实现。
6.底层功能模块设计，逻辑抽象。
定义 input :plus minus cin clear clk s clock_50
output:qout dout_0 dout_1
逻辑电路工作原理：
100可加可减**：
module updown_count100(clk,clear,plus,minus,qout,cin);
input clk,clear,plus,minus,cin输入由开关控制拨上为1，拨下为0
output [7:0] qout;
reg[7:0] qout;
always@ (posedge clk)
begin if (clear) qout<=0如果复位端为1则执行复位功能。
else if ((plus)&&minus若plus为1且minus为0 时加计数。
begin
if (cin使能端为1时才进行计数。
begin
if (qout[3:0]==9模为100的计数。
begin
qout[3:0]<=0;
if (qout[7:4]==9) qout[7:4]<=0;
else qout[7:4]<=qout[7:4]+1;
endelse qout[3:0]<=qout[3:0]+1;
endend
else if((!plus)&&minus若plus为0且minus为1进行减计数。
begin if(cin)
if (qout[3:0]==0)
begin
qout[3:0]<=9;
if (qout[7:4]==0) qout[7:4]<=9;
else qout[7:4]<=qout[7:4]-1;
endelse qout[3:0]<=qout[3:0]-1;
end else若plus和minus均为1则暂停。
qout<=qout;
endendmodule
7.对应各模块功能**波形（数据分析）分析及结论
图1-2如图1-2所示当复位端clear为1时输出qout为0，当复位端clear为0时计数器开始正常计数。
us图1-3
如图1-3所示当复位端clear为0且使能端cin为1，plus为1，minus为0时进行加计数。
图1-4如图1-4所示当复位端clear为0且使能端cin为1，plus为0，minus为1时进行减计数。
8.选用芯片型号、定义芯片管脚号（列**示意）及简述**过程。
选用芯片型号：cycloneп
芯片管脚：表1-2
**过程：1）在quatersп11.0中点击file中的open project打开在9.1中做好的工程。
2）选择芯片：ep4ce115f29c7
3）输入管脚列表。
4）单击assignment找到excel文件。
5）输入成功后，进行编译。
6）编译无误后，单击tool的programmer单击start进行**。
9.课程设计设计中遇到问题及解决方法。
这个问题比较简单基本上没有什么棘手的问题，10.心得体会。
只是在设计的时候没有注意到设计的要求出现了逻辑错误，这也提醒我要仔细看题正确理解题目的要求。
11.参考教材。
2.交通灯。
1.标题及任务书。
第一阶段：理清思路逻辑关系。
第二阶段：参考书籍进行编码（用时三天）主要是看懂参考书的编码意义。
第三阶段：调整各个功能的显示，进行最后的改进（用时两天）
2.关键词。
主干道，支干道，红灯，绿灯。
3.内容摘要。
一个十字路**通信号灯的定时控制电路，红、绿灯按一定的规律亮和灭，绿灯亮时，表示该车道允许通行；红灯亮时，该车道禁止通行。并在亮灯期间进行倒计时，并将运行时间用数码管显示出来。
主干道每次通行时间为40秒，支干道每次通行时间为30秒。每次变换运行车道前绿灯闪烁，持续时间为5秒。即车道要由主干道转换为支干道时，主干道在通行时间只剩5秒钟时，绿灯闪烁5秒显示，支干道仍为红灯，以便主干道上已过停车线的车继续通行，未过停车线的车停止通行。
同理，当车道由支干道转换为主干道时，支干道绿灯闪烁显示5秒钟，主干道仍为红灯。
4.总体方案或工作原理示意框图（或流程图）
5.顶层逻辑电路图组成、信号定义及原理简单叙述。
图2-1信号定义：
分频模块：ncr:暂停 clock_50:500hz分频 s：1000hz分频。
译码模块：indec_0~7:译码输入 outdec_0~7:译码输出。
功能模块：en:脉冲 acount:
主干道计数器 bcount:支干道计数器 lampa0:主干道绿灯 lampa1:
主干道红灯 lampb0:支干道绿灯 lampb1:支干道红灯。
FPGA课程设计
黑龙江大学。fpga通信模块设计。专业 通信工程。学号 20085415 姓名 王琪。fpga通信模块设计。1 现代数字信号处理。随着电子技术和集成电路技术的飞速发展，数字信号处理已广泛应用于语音 图像处理，通信和多 等领域中。傅立叶变换 dft 作为其数字信号处理中的基本运算，发挥着重要作用。特别...
fpga课程设计
异步数据复接设计。孟伟荣 201222250226 空天院。根据3个时钟的不同速率，如果最终的并行输出是同步字节 对应数据的结构，可以发现aa 两帧第一路数据 bb 三帧第二路数据 cc正好满足要求。其中aabbcc均以16进制数据表示。aa,bb,cc分别使用一个byte的寄存器。本设计中为使结果...
FPGA课程设计
安康学院。fpga sopc课程设计报告书。设计项目成绩评定表。设计报告书目录。一 设计目的 1 二 设计思路 1 三 设计过程 1 3.1 系统总体方案 1 3.2 程序设计具体步骤 2 四 系统调试与结果 8 五 主要元器件与设备 8 六 课程设计体会与建议 8 6.1 设计体会 8 6.2 设...