课程名称： fpga
系部信息工程系
专业班级。学生姓名。
班级学号。指导老师。
一、 实验目的与要求。
1）要独立完成测试题目，通过使用matlab/simulink、system generator进行模型的设计，锻炼自己综合运用所学知识的能力。
2）熟练掌握matlab/simulink、system generator、ise10.1软件的使用方法。
3）熟练使用常用的**模块，熟悉整个设计流程。
二、设计内容。
实验（一）：使用system generator建立模型，名称为design_flow，设计实现信号延迟功能，通过ise10.1**至fpga中，通过spartan-3e开发板上sw0开关控制led0指示灯的亮灭。
实验（一）步骤：
1、打开simulink 的库浏览器并建立一个新的simulink模型。
2、从浏览器中拖出xinlinx模块和其他的simulink块到新的模型中，每个simulink模块都可以被用户自行设置使用，通过双击模块图标来设置属性。
3、每一个system generator设计需要一个syste generator。
4、打开matlab。
5、建立新模型。
6、保存模型并命名，以design_为文件名保存路径。
7、防止**模块并**，放置system generator**模块并**。
8、单击start simlink开始**，双击scope 模块查看**结果实现延时一秒输出。
9、生成ise工程，并修改gateway in和gateway out模块。
10、双击system generator模块，对应到配套使用的开发板进行设置。
11、使用ise软件打开netlist文件夹中的design_flow_文件，并生成流文件**到卡法办中，实现用开关sw0控制ld0灯。
实验（二）：建立模型add_overflow，实现十进制数8与5相加，通过设置不同的溢出模式和数据位数，查看**结果，并结合定义对结果进行分析。
实验（二）步骤：
1、 建立新的simulink模型，并以add_overflow为文件名保存。
2、 放置system generator**模块。
3、 单击start simulink开始**，display、display1、display2分别显示-4,7,13。
实验（三）步骤：
打开sg\exercise\black_box\模型，将vhdl语言编写的转置fir滤波器导入到system generator中，实现硬件描述语言的协同**。采用ise simulator**模式，并查看**结果。
1.打开c：/sg/exercise/black_
2.将xilinx blockset—basic elemengts库中black box模块放到窗口中。
3.自动跳出如下所示对话框，打开顶层**。
4.在transpose_fir_中的第26行将ufix_26_0改为fix_26_13。
5.在第66行加入this_''调用。
6.保持并关闭transpose_fir_窗口。
7.如图链接black box模块。
8.将xilinx blockset-tools库中的modelsim模块放入窗口。
9.双击black box模块，将simulation mode选为external co-simulator
与simulink协同**。
10.单击start simulation开始**，sg自动启动modelsim软件对hdl**进行**，并将**结果传回matlab/simulink，：
11.双击scope模块，并单击autoscale查看**结果。
四、打开sg\example\fir\fir_mac模型生成hwcosim模块，在操作过程中是否有错误提示，如果有你是如何找到错误提示文件的，给出错误提示文件的路径，参照提示进行修改完成对该设计的硬件协同**。
实验（四）步骤：
1.打开sg\example\fir\fir_mac模型。双击system generator模块，打开new compilation target...
对话框，单击lade按钮，导入spartan_3e_starter_文件，单击s**e zip按钮，保存当前设置。
2.再次双击system generator模块，设定compilation为hardware co-simulation
spartan_3e_starter_kit。将target directory改为。/netlist_hw, 并单击generate开始生成相关文件。
实验（五）步骤：
自己设计一个有关滤波器的模型，使用resource estimate模块完成资源估计。
1.打开sg\example\fir\fir1模型。
2.双击resource estimate模块，进行资源估计，结果如下图：
总结：经过这次实验的设计，对ise软件有了更加熟悉的运用，fpga有了更加全面的了解，实践的能力也要有了大大的提高，也把这个学期学到的知识巩固了一下，在遇到问题时，通过问老师同学，同时也学到了一些方法技巧。这次实验让我对fpga产生了浓厚的兴趣，激发了我对fpga学习的积极性，从实验结果上来说，清晰的结果让我把书本上的知识应用到了实验中，让我明白学有所用。
课程设计报告FPGA
课程设计报告。自动售货机。学院 电子与通信工程学院。班级 微电子1班。姓名 刁飞鹏。学号 09110038 自动售货机设计。任务分析。任务要求利用开发系统板，设计一个自动售货机控制芯片。自动售货机平时处于待机状态，当有钱投入之后开始工作。利用三个按键作为投币信号，分别代表投币5元 10元 20元，投...
FPGA课程设计报告
专业 通信工程。班级 班。姓名 学号 指导老师 祝宏。制作日期 11.10 11.20 设计课题1 设计一个可控的100进制可逆计数器，要求用de2 115开发板 1 计数器的时钟输入信号周期为200ns。2 以十进制形式显示。3 有一个复位端clr和两个控制端plus和minus，在这些控。制信号...
课程设计报告FPGA
课程设计报告。自动售货机。学院 电子与通信工程学院。班级 微电子1班。姓名 刁飞鹏。学号 09110038 自动售货机设计。任务分析。任务要求利用开发系统板，设计一个自动售货机控制芯片。自动售货机平时处于待机状态，当有钱投入之后开始工作。利用三个按键作为投币信号，分别代表投币5元 10元 20元，投...