目录。第一章基本原理4
1.1设计目标及实现方法。
1.2 模块介绍。
1.3各模块真值表。
第二章设计原理图10
第三章波形**图11
第四章管脚锁定及硬件电路的连接12
第五章功能拓展13
5.1拓展电路功能介绍。
5.2拓展电路设计原理。
5.3真值表。
5.4波形**图。
5.5管脚锁定及硬件电路连接。
第六章课程总结17
参考文献17
第一章基本原理。
1.1设计目标及实现方法。
设计要求在8*8的点阵电路上实现ceo的自动循环显示，每次显示ceo三个字母中的一个。
为了实现设计目标，采用方法如下：
1、 选用一片3-8译码器进行点阵电路的行扫描；
2、 选用三片3-8译码器进行点阵电路的列扫描，并且使其与行扫描的3-8译码器配合，在点阵中分别显示“c” “e” “o”；
3、 为使“c” “e” “o”能够分别显示，选用一片74160计数器，将其改接成三进制计数器，控制三个3-8译码器选通信号；
4、 为保证控制行扫描和列扫描的3-8译码器同步，将一片74160计数器改接成八进制计数器，用它同时控制四片3-8译码器；
5、 为达到”c” “e” “0”的视觉延时效果，使控制行扫描和列扫描的八进制计数器的时钟脉冲频率高，而控制片选信号的三进制计数器的时钟脉冲频率低，且高频率是低频率的8的整数倍。
1.2 模块介绍。
根据设计目的及解决方法可以将整个设计分为四个模块：
模块一：控制点阵电路行扫描模块。
所用双色点阵是行共阴，列共阳，所以用一片3-8译码器控制使第一行到第八行依次出现低电平。
模块二：控制显示“c”“e”“o”的模块。
先在8*8点阵上设计出显示“c”“e”“o”时应该亮的点，得到三个相应的真值表，分别用一片3-8译码器与行扫描配合控制8列的电平高低。
模块三：控制行、列扫描的模块。
将一片74160计数器改接成八进制计数器，用它同时控制四片3-8译码器，其中输入为高频率时钟信号。
模块四：控制片选信号模块。
选用一片74160计数器，将其改接成三进制计数器，当计数器为时，分别选通控制“a”“b”“c”的3-8译码器。模块三的高频输入信号是模块四低频输入信号的8的整数倍。
1.3各模块真值表。
1）控制点阵电路行扫描模块真值表。
输入输出。g1 g2an g2bn a b c r0 r1 r2 r3 r4 r5 r6 r7
2)控制显示“a”“b”“c”的模块。
“a”输入输出。
g1 g2an g2bn a b c l0 l1 l2 l3 l4 l5 l6 l7
“b”输入输出。
g1 g2an g2bn a b c l0 l1 l2 l3 l4 l5 l6 l7
“c”输入输出。
g1 g2an g2bn a b c l0 l1 l2 l3 l4 l5 l6 l7
3）控制行、列扫描的模块。
4）控制片选模块。
第二章设计原理图。
说明：1）输入：clk1，为高频率时钟信号。
clk2，为低频率时钟信号。
2）输出：r0，r1，r2，r3，r4，r5，r6，r7为控制行的输出信号。
l0，l1，l2，l3，l4，l5，l6，l7为控制列的输出信号。
第三章波形**图。
说明：1）输入：clk1，为高频率时钟信号。
clk2，为低频率时钟信号。
2）输出：r0，r1，r2，r3，r4，r5，r6，r7为控制行的输出信号。
l0，l1，l2，l3，l4，l5，l6，l7为控制列的输出信号。
EDA课程设计
题目一 数字钟设计 学号1 15 一 实验目的。学习并掌握数字钟的原理 设计方法。二 实验内容。计数始终由模60秒计数器 模60分计数器 模24小时计数器 报时模块 分 时设定模块及输出显示模块构成。可以采用同步计数器或异步计数器设计方法。三 实验要求。计时范围为0小时0分0秒至23小时59分59秒...
eda课程设计
哈尔滨工业大学 威海 信电学院电子信息工程。一 软硬件介绍。1软件部分介绍。1.1 quartus ii 是altera公司的综合性pld fpga开发软件，支持原理图 vhdl veriloghdl以及ahdl altera hardware description language 等多种设计输...
eda课程设计
目录。1 引言 2 1.1 课程设计的目的与任务 2 1.2 课程设计的内容 2 1.3课程设计仪器设备 2 1.4 课程设计的题目 2 1.5 方案的选择 2 2设计方案 3 2.1 设计原理 3 2.2各功能模块的原理及其源程序 3 2.2.1控制模块 3 2.2.2分频模块 4 2.2.3计时...