第二次作业

17、为了使cpu不至因为等待存储器读写操作的完成而无事可做，可以采取哪些加速cpu和存储器之间有效传输的特殊措施？

答：（1）采用更高速的主存储器，或加长存储器的字长；

（2）采用并行操作的双端口存储器；

（3）在cpu和主存储器之间插入一个高速缓冲存储器（cache），以缩短读出时间；

（4）采用交叉存储器。

18、多模块交叉存储器是如何加速cpu和存储器之间的有效传输的？

答：cpu同时访问多个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。对每一个存储模块来说，从cpu给出访存命令直到读出信息仍然使用了一个存取周期时间，但对cpu而言，它可以在一个存取周期内连续访问多个模块。

各模块的读写过程将重叠进行，所以多模块交叉存储器是一种并行存储器结构，可以大大提高存储器的带宽。

26、设有一个具有20位地址和32位字长的存储器，问：

（1）该存储器能存储多少个字节的信息？

（2）如果存储器由512k×8位sram芯片组成，需要多少片？

（3）需要多少位地址作芯片选择？为什么？

答： (1) 需要节；

(2) 需要2片芯片；

(3) 因为有2片芯片，需要1位地址作芯片选择。

27、cpu 执行一段程序时，cache完成存储的次数为2000次，主存完成存储的次数为180次，已知cache存储周期为40ns，主存存储周期为250ns，求cache的命中率，cache-主存系统的效率和平均访问时间。

答：cache的命中率=2000/（2000+180）=91.74%

平均访问时间=（2000*40+180*250）/（2000+180）=57.34s

cache主存系统效率=40/57.34 =69.76%

29、主存容量是256mb，虚存容量为2gb，问虚拟地址和物理地址各为多少位？如页面大小为4kb，则页表长度是多少？

31、假设主存只有a，b，c三个页框，组成a进c出得fifo队列，进程访问页面的序列是0，2，5，4，5，2，5，2，3，5，2，4号。用列表法求采用fifo+lru替换策略时的命中率。