经过2个多星期的ic课程设计，我们在老师的指导下，共同努力，顺利完成该课程设计，收获很大。一、对硬件设计的一般流程有了初步的了解通过该课程设计，我们初步了解了硬件设计的一般流程，课题分析---veriloghdl编程---调试程序---**波形---综合生成器件。
二、学会对简单系统进行分析。
刚拿到题目时，感觉非常盲目，没有思路，无从下手。但我们多方收集资料，力求先对同步fifo有个初步认识，进而去理解同步fifo的工作原理，最后产生自己的设计方案。当所以准备工作搞定后，我们顺利设计了输入端口时钟信号clk，复位信号rst,读控制rq，写信号wq以及数据输入端口data，输出端口满状态full，空状态empty以及数据输出端口。
但是对同步缓冲器的存储单元的表述方法不是很清晰，开始想到可以直接调用现成的双口ram器件，但是考虑到由于数据缓冲器存储读取并不是随机写入读取，而是按照顺序进行的，所以最后讨论用二维寄存器来组成fifo的存储单元。
三、自学了verilog hdl编程。
因为verilog hdl语言语法和以前学过的c语言比较相。
近，所以在看了些相关书籍和程序范例后，就入手编写verilog hdl**，开始时候没有遇到太大问题。但是毕竟veriloghdl和c许多还是有差别的，如case的用法等。但是经过我们一起的努力，顺利的完成了verilog hdl**的编写工作。
四、学会使用modelsim，leonardospectrum软件学会了常用的ic**生成器件的软件modelsim，leonardospectrum的使用方法。在modelsim环境中，经过简单的修改调试，运行，但是得到的**波形始终不能满意。**波形显示控制电路，包括读写信号，满空状态都很正常，不过却出现输出波形为高阻态，进一步验证数据未写入存储寄存器。
课程设计心得体会课程设计心得体会
课程设计心得体会怎么写？下面是分享的课程设计心得体会，欢迎阅读参考！范文一课程设计心得体会整个设计通过了软件和硬件上的调试。我想这对于自己以后的学习和工作都会有很大的帮助。在这次设计中遇到了很多实际性的问题，在实际设计中才发现，书本上理论性的东西与在实际运用中的还是有一定的出入的，所以有些问题不但要...
vf课程设计心得体会,vf课程设计心得体会
会 精编 而这是日后最实用的，真的是受益匪浅。要面对社会的挑战，只有不断的学习 实践，再学习 再实践。之所以使用 r作为我们的执行核心，不仅是因为老师说 r现在是社会上应用比较多的单片机，也因为想通过使用 r锻炼自己的c语言编程能力，养成良好的编程风格。不管怎样，这些都是一种锻炼，一种知识的积累，能...
课程设计心得体会
课程设计心得体会范文。课程设计对于能力提升自然是无比重要的，我们应当熟练掌握这类技巧，将其融入到日常学习之中，这样便能够有所收获。以下是由小编为大家整理的课程设计心得体会范文，仅供参考，欢迎大家阅读。课程设计心得体会范文 一 两周的单片机课程设计最后顺利完成了，其中包含着快乐，也有辛酸。我们选的设计...