第二章习题。
2．设机器字长为8位（含一位字符位在内），写出对应下列各真值的原码、反码和补码：-1011010b，-87,168
解：原码：最高位为符号位，数值部分是真值的绝对值。
反码：正数的反码与原码相同；负数的反码符号位不变，数值部分各位取反。
补码：正数的反码与原码相同；负数的补码符号位不变，数值部分各位取反后再加1。
由于8位有符号的数表示范围：-128~127，所以168溢出。
4．已知x=-66，y=99。设机器字长为8位，用补码运算规则计算x+y和x-y。
解：[x]原=1,100 0010x]补=1,011 1110
y]原=0,110 0011 [y]补=0,110 0011 [-y]补=1,001 1101
x+y]补=[x]补+[y]补=1,011 1110 + 0,110 0011=00,010 0001
x-y]补=[x]补+[-y]补=1,011 1110 + 1,001 1101=10,101 1011（溢出）
5．已知x=19，y=35，用布思算法计算xy和x (-y)。
解：无符号数乘法的规则：q0=1:a<-a+m,然后c,a,q右移。
q0=0:c,a,q直接右移。
其中，c为进位标识符；辅助寄存器a的初始值为0；乘积的高n位存放在辅助寄存器a中，乘积的低n位存放在寄存器q中；移位时c标识符用0扩充。
x]原=010011
y]原=100011
xy=010011100011的运算过程和结果：
结果为：001010011001b=665
有符号数乘法的规则：q0q-1=01：a<-a+m,a,q,q-1算术右移。
q0q-1=10：a<-a-m,a,q,q-1算术右移。
q0q-1=00或11：a,q,q-1算术右移。
其中，辅助寄存器a,q-1的初始值为0；乘积的高n位存放在辅助寄存器a中，乘积的低n位存放在寄存器q中；移位使用算术移位，高位采用符合扩展。
x]补=0,010011
-x]补=1,101101
-y]补=1,011101
x (-y)=00100111011101的运算过程和结果：
结果为：11,110101100111b=-665
6．使用ieee 754标准格式表示浮点数：-5，-1.5，1/16，-6，384，1/32。
解：最高位表示尾符；后续k位表示阶码，在原数基础上加偏移值2k-1-1；尾数为纯小数表示时，小数点后面的值。
5=-101b=-1.01210
1.5=-1.1b=-1.120
6=-110b=-1.1210
10.求有效信息位为0110 1110的汉明码校验码。
解：海明码ci排放在第2i位，数据位依次从低到高的顺序填在剩余的空格里。其中，h3,h5,h7,h9,h11二进制编码的最低位都包含1，可以确定c1；h3,h6,h7,h10,h11二进制编码的倒数第2位都包含1，可以确定c2；其余类推。
c1=h1=h3h5h7h9h11=01101=1
c2=h2=h3h6h7h10h11=01111=0
c3=h4=h5h6h7h12=1110=1
c4=h8=h9h10h11h12=0110=0
汉明码为：0101
第五章习题。
4．一个容量为16k32位的存储器，其地址线和数据线的总和是多少？用下列存储芯片时，各需要多少片？
1k4位，2k8位，4k4位，16k1位，4k8位，8k8位。
解： 由于214=16k，地址线为14位；32位的字宽需要32根数据线。所以地址线和数据线的总和为46位。
组成16k32位的存储器需要以下芯片：
1k4位的片数： =128
2k8位的片数： =32
4k4位的片数： =32
16k1位的片数： =32
4k8位的片数： =16
8k8位的片数： =8
5．现有10241的存储芯片，若用它组成容量为16k8的存储器，则。
1）实现该存储器所需的芯片数量多少？
2）若将这些芯片分装在若干块板上，每块板的容量为4k8，该存储器所需的地址线总数是多少？几位用于片选？几位用作片内地址？
3）画出各芯片的连接逻辑图。
解：1）所需的芯片数： =128
2）由于214=16k，地址线为14位；存储器所需的块板数=4，需要2位用于片选，14-2=12位用于片内地址。
7．设某主机主存容量为4mb，cache容量为16kb，每块包含8个字，每字32位，设计一个4路组相连映射（即cache每组内共有4个块）的cache组织，要求：
1）画出主存地址字段中各段的位数。
2）设cache的初态为空，cpu依次从主存第0,1,2，…99号单元读出100个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？
3）若cache的速度是主存的6倍，试问有cache和无cache相比，速度提高多少倍？
解：1）每块的大小：8字32位/8位=32b，所以页内地址用5位表示；
cache中每组有四个块，需要2位表示；
cache的块数为16kb/32b=512块，每组包含4块，所以总共有128组，需7位表示；
主存的页数：4mb=222，内存地址为22位，剩余的8位。
前三位段用于主存页的标记；后三个位段表示cache的地址。
2）第一次访问时，100个字都不能命中；由于它们能同时存放在cache中，以后的7次访问都能命中。命中率为：7100/8100=87.5%
3） 设访问cache的时间为t，则访问主存的时间为6t。
无cache时，访问的时间为8006t=4800t
有cache时，访问的时间为1006t+700t=1300t
速度提高的倍数为：4800t/1300t=3.69
第八章习题。
2．某机指令字长16位，每个操作数的地址为6位，指令分为零地址，一地址，二地址3种格式。若两地址指令有k种，零地址指令有l种，则一地址指令最多有几种？
解：扩展操作码技术：使操作码的长度随着地址数的减小而增加，不同地址数的指令可以具有不同长度的操作码。
二地址指令：
若设计k种二地址指令，还有24-k种可用于扩展。
可用于扩展(24-k) 26种一地址指令，若设计x种一地址指令，还有(24-k) 26-x可用于扩展为零地址指令。
解方程得一地址指令最多有x=(24-k) 26-种。
计算机组成原理作业答案
作业一。1 计算机的主要性能指标包括哪些？参 计算机的主要技术性能指标有下面几项 主频 字长 存储容量 存取周期和运算速度等。1 主频 主频即时钟频率，是指计算机的cpu在单位时间内发出的脉冲数。2 字长 字长是指计算机的运算部件能同时处理的二进制数据的位数，它与计算机的功能和用途有很大的关系。字长...
计算机组成原理作业答案
计算机组成原理 作业 二 答案。一 简答题。1 解 存储器的层次结构主要体现在cache 主存和主存 辅存这两个存储层次上。cache 主存层次在存储系统中主要对cpu访存起加速作用，即从整体运行的效果分析，cpu访存速度加快，接近于cache的速度，而寻址空间和位价却接近于主存。主存 辅存层次在存...
计算机组成原理2019计算机组成原理考研真题
2009计算机组成原理考研真题。11.冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，cpu区分它们的依据是 c a指令操作码的译码结果b指令和数据的寻址方式。c指令周期的不同阶段d指令和数据所在的存储单元。12.一个c语言程序在一台32位机上运行。程序中定义了三个变量x,y和z，其中x和z...