一、填空(每空1分，共10分)
1．ti公司常用的dsp芯片可以归纳为三大系列，分别为 tms320c2000 、 tms320c5000 、tms320c6000。
2．tms320f2812器件上有3个cpu定时器，其中用户可以在应用程序中使用的是定时器0 。
3．事件管理器(ev)中的通用定时器支持4种操作模式，其中连续递增/递减可以产生对称波形。
4．通过软件周期地向看门狗复位控制寄存器写 0x55+0xaa ，使看门狗计数器清零。
5．adc模块中，其输入引脚的电压范围 0~3v 。
6. tms320f2812的系统控制模块包括 osc 、锁相环 、 看门狗 、低功耗等。
7. 在eva中， gpt1 为比较单元提供时钟基准。
二、用文字简要描述下面各寄存器的主要功能（每题4分，共20分）
1．pllcr与pclkcrpllcr设置时钟的倍频系数；pclkcr使能或禁止外部设备时钟；
2．gpxmux与gpxdir gpxmux设置端口为通用数字量io或专用功能端口；gpxdir设置数字量io的方向；
3．ier与ifrier是cpu级的中断使能寄存器；ifr是cpu级的中断标志寄存器；
4．txcon通用定时器控制寄存器，设置计数模式、定时器时钟预定标、定时器使能等；
5．adctrl1与adctrl3
adctrl1设置adc模块复位、转换预定标等；adctrl3设置adc参考电压、参考电源/带隙电源、电源控制、时钟预定标、采样模式等；
三、简答题（每题6分，共30分）
1．请描述片上晶振模块允许采用的两种方式。
片上晶振模块允许使用2种方式为器件提供时钟，即采用内部振荡器或外部时钟源。如果使用内部振荡器，必须在x1/xclkin和x2这两个引脚之间连接一个石英晶体，一般选用30mhz。如果采用外部时钟，可以将输入的时钟信号直接接到x1/xclkin引脚上，而x2悬空，不使用内部振荡器；
2．根据下图，描述gpio各寄存器设置的流程。
gpio端口由各自的gpxmux复用寄存器控制：
0：通用数字量i/o1：专用引脚。
当设置为数字量i/o，寄存器gpxdir确定i/o口方向：
0：数字量输入1：数字量输出。
当配置为数字i/o的输出模式时，通过以下寄存器设置具体值：
gpxdat寄存器(反映端口在量化后的状态)
输出端口、管脚设置为低电平。
输出端口、管脚设置为高电平。
gpxset寄存器。
忽略。输出端口、管脚设置为高电平。
gpxclear寄存器。
忽略。输出端口、管脚设置为低电平。
gpxtoggle寄存器。
忽略。输出管脚、管脚输出取反。
3．描述cpu定时器的计数原理。
计数原理。当定时器被使能(定时器时钟经过预定标计数器(psch:psc)递减计数，预定标计数器产生下溢后向定时器的32位计数器(timh:tim)借位；
定时器计数器(timh:tim)递减计数，当产生溢出后，会向cpu发送中断；
4．下图是ev中的比较单元产生非对称pwm的波形，请描述其如何产生？
输出的pwm波形：在一个周期内，比较匹配时，第一次跳变；周期匹配时，第二次跳变。
有效相位长度=txpr-txcmpr+1
递增计数周期为txpr+1(所以可以计算出其占空比。
5．在adc模块中，为什么在读取结果寄存器的值时，需要先将读到的数据右移4位？
12位转换，但缓冲器是16位，存储数据时左对齐；所以读取数据时，需先将读到的数据右移4位；
四、分析（共30分）
已知oscclk=30mhz，void init_eva()
= 0xffff;
= 0x3c00;
= 0x0000;
= 0x1042; 、
= 0x0fff;
= 0x03c0;
= 0x0000;
= 0x1042; 、
= 0x8000;
= 0xc000;
= 0x4000;、、
= 0x0666;
= 0x0000; /disable deadband
= 0xa600;
1. 请分析sysclkout、hspclk、gpt1的工作时钟分别为多少，需指出它们跟那些寄存器的设置有关？
sysclkout=(30*10)/2=150mhz；hspclk=150/2=75 mhz；gpt1clk=75 mhz
pllcr、hispcp、t1con
2. 请分析比较单元1产生的pwm波形的周期和占空比，计算过程中需给出相关的公式？
t1pr+1)*t定时器=(65535+1)/75m=874us 未乘定时器周期扣3分。
pwm1占空比=(t1pr+1-cmpr1)/(t1pr+1)=50%
五、计算(共10分)
已知oscclk=30mhz；pllcr[3~0]=1010b；hispcp =0010b；adctrl3[4~1]=0011b；adctrl[7]=0b；
求adcclk，要求写出每一个计算步骤？
sysclkout=(30*10)/2=150mhz；hspclk=150/(2*2)=37.5mhz；fclk=37.5/(2*3)=6.25 mhz；
adcclk=6.25 mhz；
电信DSP期末试卷A答案
湖北工程学院。2012 2013学年度第一学期期末考核试卷。参 及评分标准。课程名称 数字信号处理考试班级 1012241 1012341 试卷类型 a 执笔 张升义。要求 明确标注每小题或每步骤得分点。一 单选题 1 15 15 二 共10分 三 共10分 解 1 故为线性系统 2分 故为非移不变...
DSP试卷2 答案
数字信号处理试卷2 答案 一 填空题 每题2分，共10题 1 x n asin n a为常数，该序列的周期是10。2 序列的付里叶变换存在的条件是的收敛域应包含单位圆。已知，对采样得，则，是和的6点循环卷积，则6 用来计算n 16点dft，直接计算需要 n n 1 16 15 240 次复加法，采用...
DSP期末试题与答案
一 填空题 1.dsp芯片的结构特点主要有改进的哈佛结构 低功耗设计高度并行性。多处理单元 特殊的dsp指令等。2 c54x dsp具有两个 40 位累加器。累加器a的 ag或32 39 位是保护位。3 软件中断都是由 intr k trap k 和 reset产生。4 tms320c54x片内有8...