数电大作业。
1．实验题目。
实验要求：设计一个十六进制以上的计数器。
要求解析：用两片74ls161设计一个的三十进制的计数器，并用multism进行分析。
2．实验电路。
图1 三十进制计数器原理图。
3．设计思路。
首先，74ls161是十六进制计数器，要达到要求的三十进制计数器，必须要使用两片74ls161。于是可以考虑两片74ls161分别做十位和个位，然后用74ls48和led数据管构成显示译码电路来显示变化的十位和个位的数值。
然后，把个位的74ls161的qa和qd端通过与非门u7a和它的置数端相连接，置数端的值为0。即当qdqcqbqa=1001时，load=0，由于是同步置数器，当下一个时钟到来时qdqcqbqa=0000。这样就实现了个位的0000~1001的循环。
同时，当qdqcqbqa=1001时，通过与非门u7a后再通过u8a非门和十位的74ls161的时钟端clk相连接，使用非门是考虑到74ls161为下降沿触发电路。通过上述电路，实现了一个百进制计数器的设计。
接下来考虑如何在个位的qdqcqbqa=1001和十位的qdqcqbqa=0010（即十进制的29）时让个位和十位均置零。可以考虑在十位的74ls161的qb端通过非门u9a和它的置数端相连让其置零。具体原理如下：
当十位的74ls161的qdqcqbqa=0010时（整个电路显示为20），十位74ls161的load=0。当整个电路显示为29时，十位74ls161的clk=1，当个位为0000的瞬间，十位的clk=0，此时对于十位时钟端产生一个下降沿信号，进而实现十位的置位为0000。
最后，把74ls48和74ls161相连，再把74ls48通过连接限流电阻和显示数码管相连。将各个使能端与高低电平连接。其中高电平5v，低电平为地。设置脉冲信号源参数如下图：
图2 脉冲信号源参数设置。
至此，电路图的设计全部完成。
四．**结果。
由于无法展示整个数码管的变化过程，我把led跳到最后的“29”时的图截下展示。
图3 数码管显示“29”
同时，可以实用逻辑分析仪分析每个74ls161的qdqcqbqa的结果。逻辑分析仪的参数设置如下。
图4 逻辑分析仪参数设置。
下图为逻辑分析仪的测试波形。其中每一个时钟周期计数器进一位。下图为计数器从0~29的波形图。
图5 逻辑分析仪波形。
通过观察led数码管和逻辑分析仪的时序图，可以确定该设计无误。
5．实验心得。
multism是一个很好的学习数字电路的工具。可以把自己设计的计数器电路在multism中进行验证并改进。通过这个平台可以在没有实际硬件的条件下检验自己的设计思想。
电路图中的限流电阻非常重要，它可以让led显示数字稳定。
数码管一定要记得接地。
在同步时序电路中，脉冲信号源频率对试验的影响仅仅是在数字刷新的速度上。如果使用异步加减芯片74ls193，当脉冲信号源频率较高时，在复位的过程会出现一些扰动。这时可以降低信号源的频率。
调节逻辑分析仪的检测频率使之和信号源的匹配可以更加方便的**时序图。
计数器的设计非常灵活，把十位74ls191的u9a连接到qa端就是二十进制计数器，连接到qc端就是五十进制计数器，连接到qd端就是九十进制计数器。
哈工大数电大作业
harbin institute of technology 数电大作业 一 院系 航天学院。班级。姓名。学号。指导教师 陶隽源。哈尔滨工业大学航天学院。2015年1月。1 设计要求。利用verilog hdl设计一个逻辑控制电路，用于对某备进行模式切换控制，设备模式共三种，控制方式为 a 直通模式...
哈工大数电大作业
harbin institute of technology 数电大作业 一 院系 航天学院。班级。姓名。学号。指导教师 陶隽源。哈尔滨工业大学航天学院。2015年1月。1 设计要求。利用verilog hdl设计一个逻辑控制电路，用于对某备进行模式切换控制，设备模式共三种，控制方式为 a 直通模式...
哈工大数电大作业
harbin institute of technology 数字电子技术基础。课程设计。课程名称 数字电子技术基础 设计题目 十字路 通灯控制 院系 航天学院自动化专业 班级。设计者。学号。指导教师 于泳。设计时间 2015.12.25 2015.12.31 哈尔滨工业大学。十字路 通灯控制电路。...