选择题。
12、下列选项中，能缩短程序执行时间的措施是【d】。
i提高cpu时钟频率，ii优化数据通过结构，iii对程序进行编译优化a：仅i和iib：仅i和iiic：
仅ii和iiid：i，ii，iii【解析】不用解释了，i，ii，iii都能缩短程序执行时间。
13、假定有4个整数用8位补码分别表示r1=feh ,r2=f2h ,r3=90h,r4=f8h,若将运算结果存放在一个8位的寄存器中，则下列运算会发生溢出的是【c】。
a：r1*r2b：r2*r3c：r1*r4d：r2*r4【解析】溢出的概念。
8位补码的数值范围为-128 ~ 127，如果运算结果超出了这个范围，就是溢出。r1补码形式为feh，真值为-2r2补码形式为f2h，真值为-14r3补码形式为90h，真值为-112r4补码形式为f8h，真值为-8r1*r2 = 2)*(14) =28
r2*r3 = 14)*(112) =1568溢出r1*r4 = 2)*(8) =16r2*r4 = 14)*(8) =112
14、假定变量i,f,d数据类型分别为int，float和double(int用补码表示，float和double分别用ieee754单精度和双精度浮点数据格式表示)，已知i=785,f=1.5678,d=1.5若在32位机器中执行下列关系表达式，则结果为真是【】。
i）f=(int)(float)i (ii)f=(float)(int)f(iii) f=(float)(double) (iv)f=(d+f)-d=f
a：仅i和iib：仅i和iiic：仅ii和iiid：仅iii和iv【我没有能够理解上述关系表达式】
15、假定用若干个2k*4位芯片组成一个8 k *8位存储器，则地址0b1fh所在芯片的最小地址是【d】。
a：0000hb：0600hc：0700hd：0800h【解析】半导体存储器的扩展技术和地址分配技术。
用2k*4位芯片组成一个8k*8位存储器，字位都需要扩展首先进行位扩展，每2个2k*4位芯片组成一个2k*8位存储器然后进行字扩展，用4组2k*8位存储器组成8k*8位存储器。
设存储器从0地址开始编址，每组2k*8位存储器的地址范围分别为：
0000h~07ffh0800h~0fffh1000h~17ffh1800h~1fffh
则地址0b1fh所在芯片的最小地址是0800h
16、下列有关ram和rom的叙述中，正确的是【a】。i、ram是易失性存储器，rom是非易失性存储器。
ii、ram和rom都是采用随机存取的方式进行信息访问iii、ram和rom都可用作cacheiv、ram和rom都需要进行刷新。
a：仅i和iib：仅ii和iiic：仅i,ii，iiid：仅ii，iii，iv【解析】基本概念。
cache必须可读可写，只可以是ram；动态ram需要刷新。所以iii，iv都是错误的。
17、下列命令组合情况中，一次访存过程中，不可能发生的是【d】。a：tlb未命中，cache未命中，page未命中b：
tlb未命中，cache命中，page命中c：tlb命中，cache未命中，page命中d：tlb命中，cache命中，page未命中【解析】虚拟存储器的访存过程。
首先访问page，page命中再同时查找tlb和cache。所以不可能发生的是【d】
18、下列存储器中，汇编语言程序员可见的是【b】。
a：存储器地址寄存器（mar）b：程序计数器（pc）c：存储器数据寄存器（mdr）d：指令寄存器（ir）
解析】汇编语言程序员可以看见的是计算机的外特性，存储器地址寄存器（mar）、存储器数据寄存器（mdr）和指令寄存器（ir）是cpu内部的寄存器，汇编语言程序员不可见。只有程序计数器（pc）才是可见的。
19、下列不会引起指令流水阻塞的是【a】。
a：数据旁路b：数据相关c：条件转移d：资源冲突【解析】流水线不能连续工作（指令流水阻塞）的主要原因有：（1）编译形成的程序不能发挥流水线的作用。
2）存储器**不上为连续流动所需的指令和数据。
3）出现了“相关”情况（包括资源相关d、数据相关b、控制相关c）所以应该选择a。
20、下列选项中的英文缩写均为总线标准的是【d】。
a：pci、crt、usb、eisab：isa、cpi、vesa、eisa
c：isa、scsi、ram、mipsd：isa、eisa、pci、pci-express【解析】这里需要了解英文缩写的含义。
pci和pci-
cpi执行每条指令所需的平均时钟周期数。vesa
scsi小型计算机系统接口，是一种连结主机和外围设备的接口标准ram半导体随机存取存储器，是一种设备。
mips每秒百万次运算（million instructions per second，mips）是，衡量计算机性能的指标之一。
选项d：isa、eisa、pci、pci-express均为总线标准。
21、单级中断系统中，中断服务程序执行顺序是【a】。i、保护现场ii、开中断iii、关中断iv、保存断点v、中断事件处理vi、恢复现场vii、中断返回a：i、v、vi、ii、viib：
iii、i、v、vii
c：iii、iv、v、vi、viid：iv、i、v、vi、vii
解析】中断处理的一般过程为：
保护断点和现场。其中保护断点的工作是由硬件完成的，保护现场的工作是由软件（中断服务程序）完成的。
中断服务（中断事件处理）
恢复断点和现场。其中恢复断点的工作是由硬件完成的，恢复现场的工作是由软件（中断。
服务程序）完成的。
中断返回。所以应该选择a。
22、假定一台计算机的显示存储器用dram芯片实现，若要求显示分辨率为1600*1200，颜色深度为24位，帧频为85hz，显示总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为【d】。
a：245 mbpsb：979 mbpsc：1958 mbpsd：7834mbps
解析】显存的总带宽＝(分辨率×颜色深度×帧频) /有效扫描系数＝(1600×1200×24×85 ) 50%= 7470.7 mbps所以选择d。
综合题。43.(11分)某计算机字长为16q位，主存地址空间大小为128kb，按字编址，采用字长指令格式，指令名字段定义如下：
转移指令采用相对寻址方式，相对偏移是用补码表示，寻址方式定义如下：ms/md寻址方式助记符含义。
000b001b010b011b
寄存器直接寄存器间接寄存器间接、自增相对。
rn（rn）（rn）+d（rn）
操作数=（rn）操作数=（(rn)）
操作数=（(rn)），rn）+1→rn转移目标地址=（pc）+（rn）
注：x）表示有储蓄地址x或寄存器x的内容，请回答下列问题：
1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（mdr）至少各需多少位？
2）转移指令的目标地址范围是多少？（3）若操作码0010b表示加法操作（助记符为a d d），寄存器r4和r5的编号分别为100b和101b，r4的内容为1234h，r5的内容为5678h，地址1 2 3 4 h中的内容为5678h中的内容为1234h，则汇编语言为add（r4），（r5）+（逗号前原操作数，都号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元的内容会改变？
改变后的内容是什么？
解析】该题的考点是指令系统设计，注意操作位数与指令条数的关系，地址码与寄存器数的关系，指令字长与mor的关系，存储容量与mar的关系，注意补码计算的偏移地址。
解（1）：该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（mdr）至少各需多少位？
由于操作码字段为4位，24=16，所以该指令系统最多可有16条指令。
由于操作数字段为6位，除去3位表示寻址方式，剩下3位表示寄存器，23=8，所以该计算机最多有8个通用寄存器。
由于主存地址空间大小为128kb，字长为16位，按字编址，128kb = 64k*16bit，216= 64k，所以存储器地址寄存器（mdr）至少需16位。
解（2）：转移指令的目标地址范围是多少？
由于转移指令采用相对寻址方式，相对偏移用rn表示（16位补码），所以转移指令的目标地。
址范围是-32768 ~ 32767。
解（3）：若操作码0010b表示加法操作（助记符为add），寄存器r4和r5的编号分别为100b和101b，r4的内容为1234h，r5的内容为5678h，地址1234h中的内容为5678h，地址5678h中的内容为1234h，则汇编语言为“add（r4），（r5）+”逗号前源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元的内容会改变？
改变后的内容是什么？
add（r4），（r5）+
0010001100010101 b = 0010001100010101 b = 2315h②指令功能：((r4)) r5))→r5+1)(r5) +1→r5该指令执行后，寄存器r5和存储单元5679h的内容会改变。③(r5) =5679h(5679h) =5678h + 1234h = 68ach
44. (12分）某计算机的主存地址空间为256mb，按字节编址，指令cache分离，均有8个cache行，每个cache行的大小为64mb，数据cache采用直接映射方式，现有两个功能相同的程序a和b,其伪**如下所示：
假定int类型数据用32位补码表示，程序编译时i,j, sum均分配在寄存器中，数据a按行优先方式存放，其地址为320（十进制数），请回答下列问题，要求说明理由或给出计算过程。
1）、若不考虑用于cache一致性维护和替换算法的控制位，则数据cache的总容量是多少？
2）、要组元素a[0][31]和a[1][1]各自所在的主存块对应的cache行号分别是多少（cache行号从0开始）？
3）、程序a和b的数据访问命令中各是多少？那个程序的执行时间更短？
简答：考点：cache容量计算，直接映射方式的地址计算，以及命中率计算（行优先遍历与列优先遍历命中率分别很大）
解析】cache容量计算，直接映射方式的地址计算，以及命中率计算（行优先遍历与列优先遍历命中率区别很大）
解（1）：、若不考虑用于cache一致性维护和替换算法的控制位，则数据cache的总容量是多少？
由于数据cache有8个cache行，每个cache行的大小为64b，所以数据cache的总容量是8*64b =512b
解（2）：数组元素a[0][31]和a[1][1]各自所在的主存块对应的cache行号分别是多少（cache行号从0开始）？
由于数据cache的地址格式为：
数组元素所在的主存地址为：行号*256+列号+首地址。
数组元素a[0][31]所在的主存地址为：0*256+31+320 = 351 = 101 011111b对应的cache行号是：101b = 5
数组元素a[1][1]所在的主存地址为：1*256+1+320 = 577 = 1 001 000001b对应的cache行号是：001b = 1
解（3）：程序a和b的数据访问命中率各是多少？那个程序的执行时间更短？
由于数组数据a按行优先方式存放，在一个cache行中是数组a同一行的数据。例如：当a[0][0]调入cache时，该cache行中数据为a[0][0] ~a[0][63]。
程序a按数组的行优先遍历，数据访问命中率为：63/64。程序b按数组的列优先遍历，数据访问命中率为：
0。显然，程序a的执行时间更短。
名师解析2023年计算机考研大纲
全国硕士研究生入学统一考试，计算机科学与技术学科联考计算机学科专业基础综合考试大纲 2011年版 新近出炉，我们第一时间为您解析。预祝您考研成功！一 大纲变动内容。1 考查内容方面 试卷考核内容仍然是4个部分 数据结构 计算机组成原理 操作系统和计算机网络。2 分值方面 数据结构45分 计算机组成原...
名师解析2023年计算机考研大纲
全国硕士研究生入学统一考试，计算机科学与技术学科联考计算机学科专业基础综合考试大纲 2011年版 新近出炉，我们第一时间为您解析。预祝您考研成功！一 大纲变动内容。1 考查内容方面 试卷考核内容仍然是4个部分 数据结构 计算机组成原理 操作系统和计算机网络。2 分值方面 数据结构45分 计算机组成原...
2023年计算机考研大纲解析全
研招计算机专业课统考大纲日前发布。与2011年的大纲相计算机学科专业基础综合考试涵盖数据结构 计算机组成原理 操作系统和计算机网络等专业基础课程。这四个科目均有部分考查内容略微调整，如 数据结构部分的排序增加了外部排序 组成原理部分计算机性能指标 存储器层次结构部分增加了考查内容，删除了对浮点数的表...