远程幅频特性测试装置（h题）
2023年8月12日。
摘要。本远程幅频特性测试装置是由信号源、放大器、幅频特性装置、电源模块等组成。本设置中信号源的输出频率范围为：
1mhz~40mhz且具有自动扫描功能，步进： 1mhz;放大器的输出电压的峰值为1v,且波形无明显失真；远程幅频特性测试装置可用示波器显示放大器输出信号的幅频特性。放大器的输出信号信息与笔记本电脑连接起来时，笔记本电脑就可完成放大器输出信号的幅频特性测试，并能以曲线的方式显现出来。
用设计利dds原理由fpga经d/a转换产生扫频信号，再经待测网络实现峰值检测和相位检测，从而完成了待测网络幅频和相频特性曲线的测量和显示。经过调试，示波器显示待测网络频率范围1mhz～40 mhz的幅频和相频特性曲线，该系统工作稳定，操作方便。
关键词：频率特性测试仪、幅频特性、相频特性、fpga
1.方案设计与论证 3
1.1 单片机的选择 3
1.2整体方案设计 4
1.3控制系统的论证与选择 4
2.系统理论分析与计算 5
2.1扫频测试法理论依据 5
2.2dds信号源 6
2.3相位差测量 6
2.4特性曲线显示分析 7
3.电路的设计 7
3.1.放大器 7
3.2 tlv3501比较器的设计 8
3.2系统总体框图 9
3.3电源 10
3.4滤波电路 11
4.测试方案及测试结果 12
4.1 测试仪器： 12
4.2 测试方案： 12
5.测试结果： 13
6结论 13
7.文献 14
方案一：普通的at89s51从内部的硬件到软件有一套完整的按位操作系统，称作位处理器，处理对象不是字或字节而是位。不但能对片内某些特殊功能寄存器的某位进行处理，如传送、置位、清零、测试等，还能进行位的逻辑运算，其功能十分完备，使用起来得心应手。
但是运算速度过慢，保护能力很差，ad、eeprom等功能需要靠扩展，增加了硬件和软件负担。
方案二：stm32系列基于专为要求高性能、低成本、低功耗的嵌入式应用专门设计的arm cortex-m3内核。还支持以太网、usb otg和can2.
0b外设接口同时工作，因此，开发人员只需一颗芯片就能设计整合所有这些外设接口的网关设备。运算速度大约是51单片机的几十倍。
方案三：采用以增强型80c51内核的stc系列单片机。at89s51具有完整的输入输出、控制端口、以及内部程序存储空间。
与我们通常意义上的微机原理类似，可以通过外接a/d，d/a转换电路及运放芯片实现对传感器传送信息的采集，且能够提供以点阵或lcd液晶及外接按键实现人机交互，能对内部众多i/o端口连接步进电机对外围设备进行精确操控，具有强大的工控能力。其语法结构与我们常用的计算机c语言基本相同
方案选择： 方案2运算速度较快，开发容易与相关设备兼容性高。
方案一：fft法。这种频谱分析采用数字方法直接由模拟/数字转换器(adc)对输入信号取样，再经fft处理后获得频谱分布图。
它的频率范围受到adc采集速率和fft运算速度的限制。为获得良好的仪器线性度和高分辨率，adc的取样率最少等于输入信号最高频率的两倍。fft运算时间与取样点数成对数关系，频谱分析需要高频率、高分辨率和高速运算时，要选用高速的fft硬件，或者相应的数字信号处理器(dsp)芯片。
可见这种方法的优点是硬件电路简单，主要依靠软件运算，可以提高分辨率。其缺点是频率越高，对adc和dsp芯片的速度要求越高，相应**也越昂贵。
方案二：分段fft。这种方法将输入信号分段，逐段进行fft的处理，这样分段取样降低了对adc和fft硬件的速度要求，又可以在相对窄的频段内得到更高的频谱分辨率。
但是这种方法在软件和硬件的设计和测试上显然要复杂很多。
方案三：扫频法。这种频谱分析采用外差原理，由振荡器产生一定步进频率的信号与输入信号相乘，然后由适当的滤波器将差频分量滤出以代表相应频点的幅度。
振荡信号可以达到很宽的频率，与外部混频器配合，可扩展到很高频率。这种方法的突出优点是扫频范围大，硬件成本低廉，但这种方法对硬件电路要求较高，各模块性能都需要精心设计，且连接在一起整体调试时有一定难度。而且它只适于测量稳态信号的频率幅度，但获得测量结果要花费较长的时间。
根据实际条件和成本以及题意上的考虑，在满足题目要求的前提下，我们选择方案三来实现频谱分析的总体设计。
方案一：采用在面包板上搭建简易单片机系统。
在面包板上搭建单片机系统可以方便的对硬件做随时修改，也易于搭建，但是系统连线较多，不仅相互干扰，使电路杂乱无章，而且系统可靠性低，不适合本系统使用。
方案二：自制单片机印刷电路板。
自制印刷电路实现较为困难，实现周期长，此外也会花费较多的时间，影响整体设计进程。不宜采用该方案。
方案三：采用单片机最小系统。
单片机最小系统包含了显示、矩阵键盘、a/d、d/a等模块，能明显减少外围电路的设计，降低系统设计的难度，非常适合本系统的设计。
综合以上三种方案，选择方案三。
设频率响应为h(jω)的实系数线性时，不变系统在信号x(n)_acos(ω0n+f)激励下的稳态输出为y(n)。利用三角恒等式，可将输入表示为2个复指数函数之和：式子中。
对于输入为线性时，不变系统稳态输出为。根据线性性质可知，输入的响应为同理，输入的输出是的复共轭。于是得到输出结果的表达式为。
因此，输出信号和输入信号是频率相同的正弦波，仅有两点不同：第一，振幅被|h(ejω)|加权，即网络系统在ω=ω0的幅度函数值；第二，输出信号相对于输入信号有一个数量为q(ω0)的相位时延，即。
网络系统在ω=ω0的相位值。
根据ddfs原理所产生的波形频率为：式中fclk为基准频率，m为相位增量因子，n为累加器的位数。m取22,n取24。
为得到100khz的信号，而且在每个周期希望取到32个以上点，则累加器输出后级d／a转换需要至少3．2mhz的速度，于是选取建立时间为30ns、10位的dac900，不仅满足了对d／a转换速度的要求，而且具有10位数据线，减少了d／a转换中固有的量化误差。fclk取40mhz，频率的最小步进：
设inl和in2为两路具有相位差经整形后得到的方波信号，gate2为inl和in2经过异或后得到的脉冲信号，fo为fpga内部的标准高频脉冲信号，取40mhz。将in2八分频，结合单片机控制，可得到一个动态门控信号gatel。动态门控与脉冲信号相“与”，可得到门限内的有限个脉冲信号gate2。
gate1中含有in2的4个周期，gate2含有8个异或脉冲。其中分别对clk进行计数，分别得到计值m和n。根据公式精确地测得相位差绝对值。
其时序如图所示。由于对高频脉冲计数可能存在±1的误差： 在f=100khz时，mmin≈1600，则δmax(△ψ0.
9°fpga内部生成一个d触发器，以inl为触发器的数据输入，in2为触发器的时钟输入，若触发器输出端为高电平，则△ψ>o°；若输出端为低电平，则△ψ<0°。
频率范围1m-40mhz，步进100khz，则有390个点。我们采用320*240分辨率的彩屏来显示幅频与相位。整个显示图像根据测量结果转化为对应的点从+90°到-90°变化显示。
具体参数包括模式、频率、幅度、相位、中心频率、带宽会在图像侧边显示。参数具体计算是根据幅频。
响应与相频响模拟分析转换为数学分析通过单片机计算得到并在屏幕上进行显示。
为了减少级数，系统采用数据手册参考设计值。
在输入50欧匹配的情况下，对于增益为20db的同相接法中，rf取174欧，rg取9欧。
tlv3501主要是挽输出比较器，主要是405ns传播延时好人操作+2.7-+5.5v，由于超出摆幅输入共模范围，使其更合适低电压应用的理想选择同时可对ttl逻辑。
在10mhz情况下的输出波形。
ep3c16q240c8 器件内核工作电压 vccint 为 1.2v，锁相环（pll）所需的数字电压为 1.2v，锁相环电压调节器所需的模拟电压为 2.
5v。该器件将所有i/o 端口分为 8个 i/o 块—bank1-bank8，这样每个 i/o 块可以用 3.3v，3.
0v、2.5v、1.8v 和 1.
2v幅频特性自动测试系统的设计与实现18等 i/o 端口电压供电，满足不同 i/o 电平标准。为了简化电路，本设计用 3.3v 电平统一为 8 个 i/o 块端口供电。
图4.1电源电路图。
电源电路如图 3.8 所示，数字电源+5v 分别经过 ams1117-3.3v，ams1117-2.
5v 和bm1122-1.2v 稳压器件降压为 3.3v、2.
5v 和 1.2v，供 i/o 口、pll 电压调节器和内核使用。pll 数字电压 vccd_pll 是由内核电压 vccint 经过 lc 滤波电路后的 1.
2v 电压。由于该器件有 4 个 pll，需要了分别为其供电，因此在供电管脚之间加上去耦电容。与 pll供电情况类似，所有 i/o 块的内核电源管脚和 i/o 端口电源管脚之间也需要加上去耦电容来避免互相间的耦合干扰。
全国大学生电子设计竞赛
五 培养形式 1.辅导讲座 针对不同层次的学生进行分层次教学，刚进入实验室的学生主要是基础培训，了解基本元器件知识和简单电路的焊接调试 对于有一定基础的学生进行单片机基础教学及印刷电路板制作培训。2.实践培训 结合竞赛及课题项目要求，不定期给学生布置难易不同的小项目，提高学生自主设计和创新能力。3....
全国大学生电子设计竞赛
2013年全国大学生电子设计竞赛。北京赛区竞赛进度安排。一 第一阶段 5月至6月 一 5月至6月初，北京赛区组委会根据 2013年全国大学生电子设计竞赛命题原则及要求 发动各高等学校 科研单位及有关企事业单文征集本届竞赛题目，并经各高校及相关单位筛选后，于5月25日前通过电子邮件报送北京赛区竞赛组委...
全国大学生电子设计竞赛
年全国大学生电子设计竞赛北京赛区竞赛进度安排。一 第一阶段 月至月 一 月至月初，北京赛区组委会根据 年全国大学生电子设计竞赛命题原则及要求 发动各高等学校 科研单位及有关企事业单文征集本届竞赛题目，并经各高校及相关单位筛选后，于月日前通过电子邮件报送北京赛区竞赛组委会秘书处。二 月日，召开年全国大...