2019秋工程设计题目

1.1 设计内容：

设计一个a/d数据采集与保存电路，采用基于8086最小系统结构来实现。模数转换器件采用adc0804lcn 8-bit a/d转换器，它采用连续逼近机制进行工作。附件pdf文件给出了datasheet，包括引脚输入输出关系和典型的应用电路说明，其引脚如下图所示。

详细参数参见datasheet。

被采集的信号为5v正弦电压信号，频率为1khz。所设计的系统首先对正弦模拟信号进行不失真的采集，并将采集的电压数据保存在主存储器中，能够连续存储1分钟的信号数据。

1.2 设计要求：

1. 考虑采用查询或中断方式完成数据采集操作，设计存储器容量，并给出设计过程；

2. 给出信号采集系统的完整电路图设计；

3. 给出完成上述功能的控制程序的设计过程，并给出完整的源**。

2.1 设计内容：

结合所学过的硬件描述语言设计方法与数字电路的设计方法，用verilog语言设计实现一个8位并转串电路结构，并对其功能进行模拟环境下的验证。

2.2 设计要求：

1. 设计实现8位并转串电路的功能状态机fsm，并详细说明状态及其状态转换的设计依据。

2. 采用标准的fsm语法来描述功能状态机图；

3. 在fsm设计实现的基础上，给出基于fsm的并串转换电路结构；

4. 在modelsim**环境下，对所设计电路进行测试与验证，在报告中给出功能时序演示结果。

3.1 设计内容。

考虑基于系统原型的设计方法来实现一个最大公约数（gcd）算法的硬件电路实现。算法可以基于辗转相除法或者其优化算法。现利用一个c原型对算法进行验算和测试，在功能无误的前提下，利用计算模型fsmd（代数据通道的优先状态机模型）来实现一个算法的硬件结构。

3.2 设计要求。

（1）首先选择合适的算法并用c语言实现，并用c原型验证最大公约数算法的正确性，能够给出运行结果；

（2）然后设计一个该算法的硬件电路，能够计算出来两个数（可用8bit，16位，32位数进行实现）的最大公约数。

3）可以采用本节课介绍的基于带有数据的有限状态机设计方法进行硬件电路的设计，也可以采用其它设计方式；

4）给出该设计在modelsim环境下**波形验证结果。

1) 根据题目要求，查阅相关资料；

2) 画出题目要求的控制装置的原理框图和状态机的状态图。

3) 划分功能模块进行设计。基于硬件描述语言的设计可以采用modelsim 工具进行设计和**；基于8086处理器的嵌入式设计分别设计系统硬件电路图和汇编语言（或c语言程序）设计软件，在pc机上完成汇编软件的设计与编译调试。

4) 完成课程设计报告。

1. 本工程设计必须提交设计报告一份。报告的内容包括：

1) 封面（格式见附件）

2) 设计题目概述（主要设计内容摘要，所设计系统需要完成的技术指标和功能）

3) 方案设计过程，包括方案设计、流程图设计、状态机设计等设计过程详细描述；

4) 设计实现过程，包括电路图、软硬件**等；

5) 设计结果的分析与验证，包括运行结果、验证结果分析等；

6) 课程设计的总结于收获，包括过程中遇到的问题与解决办法。

7) 参考文献与资料列表（文献、图书、网页等—）。封面格式可参考附件。

2. 提交报告采用电子提交的方式。报告文件名统一采用：学号-姓名-工程设计题目。doc 的命名方式，并在邮件主题中注明是提交工程设计大报告。

3．报告提交的最后期限： 2023年1月9日截止。

4. 报告统一提交到信箱： .

附件 2023年秋季学期。

140991班。

题目。姓名。

学号。提交日期。