1． 请简要概述冯。诺伊曼计算机的主要设计思想、主要组成部分及各部分的功能。
冯诺依曼型计算机的主要设计思想是：数字计算机的数制采用二进制；计算机应该按照程序顺序执行。
运算器，存储器，控制器，输入/出设备。
2． 请给出下列数的原码，补码，反码和移码。
a. 27/64
b. -27/64
将27/64分解成16/64+8/64+2/64+1/64,就是2的-2次方，2的-3次方，2的负-5次方，2的-6次方。小数点之前用1表示该数为负数。则原码是：
0.01101.正数补码就是原码：
0.011011.
移码：1.011011.
负数同理，不同的就是求补码。
将-27/64分解成-（16/64+8/64+2/64+1/64),就是2的-2次方，2的-3次方，2的负-5次方，2的-6次方。小数点之前用1表示该数为负数。则原码是：
1.011011.负数补码就是除首位外取反，在末尾加1：
1.100101.移码：
0.100101.
3． 已知x和y,用变形补码计算x+y,同时指出结果是否溢出。
a. x=11001，y=01011;
b. x=11001, y=-01011;
c. x=-11001, y=-01011;
a. 0011001+0001011=0100100 正溢出。
b. 0011001+1101011=0000100 没有溢出。
c. 1111001+1101011=1100100 没有溢出。
4． 请概要描述进行浮点算术运算的几个主要步骤。
1、浮点加减法的运算步骤。
对阶操作：小阶向大阶看齐。
进行尾数加减运算。
规格化处理。
舍入操作。判结果的正确性。
2、浮点乘除法的运算步骤。
阶码运算：阶码求和（乘法）或阶码求差（除法）
浮点数的尾数处理：浮点数中尾数乘除法运算结果要进行舍入处理。
5． 请概要描述计算机多级存储体系结构的工作原理。在多级存储体系中，如何进行字容量扩充？如何进行位宽扩充？
计算机系统中通常采用**层次结构来构成存储系统，主要是由高速缓冲存储器cache，主存储器，和辅助存储器组成。主存储器用来存放需cpu运行的程序和数据。可由cpu直接编程访问，采取随机存取方式。
cache位于cpu与主存之间(有些cache集在cpu芯片之中)，高速缓冲存储器（cache）设置在cpu和主存之间，可以放在cpu 内部或外部。用来存放当前运行的程序和数据，它的内容是主存某些局部区域(页)的复制品。其作用也是解决主存与cpu的速度匹配问题，辅助存储器用来存放暂不运行但需联机存放的程序和数据。
从cpu看来，这个整体的速度接近于cache和寄存器的操作速度、容量是辅存（或海量存储器）的容量，每位**接近于辅存的位**。从而较好地解决了存储器中速度、容量、**三者之间的矛盾，满足了计算机系统的应用需要。可以缩小主存和cpu之间的速度差距，从整体上提高存储器系统的存取速度。
进行字容量扩充扩展每个存储单元的位数，进行位宽扩充扩展存储单元的个数。
6． 一个cache存储器的的主要技术指标包括cache/主存平均访问时间和cache的命中率，请简要描述这两个指标的推导过程。
cache的命中率
基于程序访问的局部性原理，增加cache使得要访问的数据绝大多数都可以在cache中找到，这样才能在性能上使主存的平均读出时间尽可能接近cache的读出时间。cache的工作效率通常用“命中率”来表示。
命中率指的是cpu要访问的信息在cache中的概率，cache的命中率越高，cpu访问主存的速度就越接近访问cache的速度。通常cache的容量越大，存储的块也越多，cpu的命中率就越高。但是，当cache的容量达到一定值时，命中率并不会随着容量的增大而增加，而且cache容量的增大将导致成本的增加，所以，cache的容量一般是命中率与成本**的折中。
在一个程序执行期间，设 nc表示cache完成存取的总次数，nm表示主存完成存取的总次数，h定义为命中率，则有。
若tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则cache－主存系统的平均访问时间ta为：
设e表示访问效率，则有。
为提高访问效率e，命中率h越接近1越好。命中率h与程序的行为、cache的容量、组织方式、块的大小有关。
7． 请列出至少五种操作数寻址方式。
1：隐含寻址。
2：立即寻址。
3：直接寻址。
4：间接寻址。
5：寄存器寻址。
6：寄存器间接寻址。
7：相对寻址。
8:基址寻址。
9:变址寻址。
8． 请简要描述流水线的基本工作原理。对于一个五级流水线系统，在理想情况下，与非流水线设计相比，系统性能最多能提高多少倍？为什么？
对于一个五级流水线，如果流水线各阶段操作平衡，那么在流水线上指令执行时间为(在理想情况下)：指令执行时间(流水线)=指令执行时间(非流水线)/流水线步骤数。
即在理想的情况下，流水线所带来的加速比与流水线的执行步骤的数目相同。系统性能可以从加速比来分析，一个有五个执行步骤的流水线能获得加速比也是五。
然而，在实际处理过程中，各个步骤间并不是完全的平衡的。另外，流水线中还包括一些常规的额外开销。所以，在流水线机器中每一条指令的执行时间会超过这个最小的可能值，因此流水线能够获得加速比也就小于流水线的步骤数。。
9． 请简要描述总线系统中，集中式仲裁方式的几种工作模式。
集中式总线仲裁的控制逻辑基本集中在一处，需要**仲裁器，有三种工作方式：
1) 链式查询方式。
2)计数器定时查询方式。
请简要描述一个计算机系统与输入输出系统进行信息交换的几种主要方式。
1程序控制方式。
2程序中断方式。
3 dma方式。
计算机原理平时作业
1 请简要概述冯。诺伊曼计算机的主要设计思想 主要组成部分及各部分的功能。主要设计思想 存储程序。主要组成部分 运算器 存储器 控制器 输入设备 输出设备。2 请给出下列数的原码，补码，反码和移码。a.27 64 b.27 64 数字 27原码 00011011b,1bh 反码 00011011b,...
计算机原理平时作业
1 请简要概述冯。诺伊曼计算机的主要设计思想 主要组成部分及各部分的功能。答 主要设计思想是 数字计算的数制采用二进制，计算机应该按照程序顺序执行，主要组成部分有 运算器 逻辑控制装置 存储器 输入和输出设备。2 请给出下列数的原码，补码，反码和移码。a.27 64 b.27 64 答 a.27 6...
计算机原理平时作业答案
之间 有些cache集在cpu芯片之中 高速缓冲存储器 cache 设置在cpu和主存之间，可以放在cpu 内部或外部。用来存放当前运行的程序和数据，它的内容是主存某些局部区域 页 的复制品。其作用也是解决主存与cpu的速度匹配问题，辅助存储器用来存放暂不运行但需联机存放的程序和数据。从cpu看来，...